原创 Nios II的Boot过程分析

2006-10-2 16:37 5694 9 13 分类: FPGA/CPLD

Nios IIBoot过程分析


动力工作室 www.logicpower.cn


Nios II boot过程要经历两个过程。


1.         FPGA器件本身的配置过程。FPGA器件在外部配置控制器或自身携带的配置控制器的控制下配置FPGA的内部逻辑。如果内部逻辑中使用了Nios II,则配置完成的FPGA中包含有Nios II软核CPU。


2.         Nios II本身的引导过程。一旦FPGA配置成功后,Nios II 就被逻辑中的复位电路复位,从reset地址开始执行代码。Nios II 的reset地址可以在SOPC builder的“Nios II More‘CPU’setting”页表中设置。...


阅读全文...

PARTNER CONTENT

文章评论8条评论)

登录后参与讨论

用户145043 2008-4-30 21:47

呵呵,中国人不信上帝

用户1449594 2008-4-15 12:03

支持!

用户411912 2008-4-8 15:25

好文,支持。不过,如果上帝这么快就打雷,恐怕世界上早就没有人类了:每个人都有缺点啊,你看我有缺点,我看他也有缺点,他看你还有缺点。凡是见到有缺点的就乒乒乓乓一通雷电,哪里还能有活着的人?希望大家把这篇文章当镜子照一照:有则改之,无则哈哈一笑,顶他一下。

用户12416 2007-5-13 20:52

对不起各位了:

    问了个白痴的问题,我自己只知道看文件不知道实践啊,我现在把SPI接口加入生成了一个CPU包,居然有四线......

    希望通过大家的努力营造出一个和谐的IT环境,各位大侠要不吝指教哈......;.

用户12416 2007-5-13 20:22

大侠你好:

      我现在很需要在FPGA中加入一个四线(SS_N\ SCLK\ MISO\ MOSI)的SPI接口与外设通讯,但是在SOPC BUILDER中的SPI接口是三线的(MOSI与MISO只能选择其一),

   我在NIOS2中的Nios II Device Drivers

- >altera_avalon_spi->HAL下看到.硬件调用函数alt_avalon_spi_command().这个函数又同时存在有读和写的基地址及读写的数据长度这些参数年.真是看不明白啊.......

    在你的"EPCS串行存贮器件"目录下看到一个SPI接口相关的说明,但是不太明白,不知道怎么加这样的接口到FPGA中.

希望联系....

QQ:289084826

用户30706 2007-3-31 08:49

顶!!!!

用户24183 2006-10-28 14:17

没有看懂,希望有时间再次拜读,谢谢!

用户22734 2006-10-26 12:05

资料很好!很深入!

ash_riple_768180695 2006-10-19 17:39

非常有深度,非常实用。非常感谢博主。千万不要删了啊!

用户29224 2006-10-2 18:13

楼主怎么联系你啊。我的邮件:tech@freefpga.com
相关推荐阅读
用户1044047 2008-04-02 13:30
使用TimeQuest给SOPC工程添加约束
使用TimeQuest给SOPC工程添加约束逻辑动力工作室 www.logicpower.cnFPGA设计复杂度的提高和I/O端口数量的增长驱使Altera开发了新的时序分析工具TimeQuest。T...
用户1044047 2007-01-02 17:26
SOPC中的地址对齐
SOPC中的地址对齐逻辑动力工作室 www.logicpower.cn首先要明确的一点是地址对齐的方式是对Avalon slave 来说的,Avalon master无所谓地址对齐的方式,也没有这个选...
用户1044047 2006-10-02 17:14
SOPC系统中SDRAM控制器的时序分析
Nios II系统中使用SDRAM逻辑动力工作室 www.logicpower.cnSDRAM和Nios II连接的典型电路框图如下图所示。SDRAM和System使用同一个PLL输出时钟,可以保证S...
我要评论
8
9
关闭 站长推荐上一条 /2 下一条