原创 关于altera的FPGA动态配置FIR滤波器系数问题

2011-12-19 22:54 3082 3 5 分类: MCU/ 嵌入式

altera的FPGA动态配置FIR滤波器系数,用户可能需要重排系数文件的顺序。

在D:\altera\90\ip\altera\fir_compiler\doc\ug_fir_compiler.pdf中说明了动态配置时序的关系,可用D:\altera\90\ip\altera\fir_compiler\misc\coef_seq.exe文件进行重排序。

注意的问题:

1、系数顺序问题;

2、若选用LC作为系数的存储单元,则系数加载完成后不能对FIR CORE进行复位。

文章评论2条评论)

登录后参与讨论

FPGADeveloper 2012-11-29 13:48

MAKER

用户377235 2012-2-8 10:38

博主能说的详细一点么,我用coef_seq生成系数,顺序是改变了,但是系数中多了几个0,不知道要怎么使用,用这个生成的新系数,根据fir重载端口的时序送数,滤波结果都不对啊,已经做了很多次试验了,没有一次成功;只有一种情况下是成功的:滤波器系数存储选M9K,滤波器结构一定要设置为非对称结构,才能正确重载(但是非对称结构资源消耗更多,特别是乘法器)所以,如果博主有这方面的经验,还请博主不吝赐教呀,万分感激我的QQ是349392587 期待博主的消息

相关推荐阅读
用户1084220 2012-08-06 01:27
多通道信号处理板
3通道并行、FPGA、DSP、高速18路RapidIO信号处理卡 GR6414是具有3个独立的并行通道,高性能FPGA和DSP的信号处理板卡。该板卡外形尺寸为223*140mm,单5V供...
用户1084220 2012-08-06 01:20
射频矢量信号源
3GHz射频信号源模块GR6710是软件程控的虚拟仪器模块,可以通过测控软件产生9kHz到3GHz的射频信号源和AM/FM/CW调制输出,还可以通过IQ选件实现其它任意调制输出。GR6710既可程...
用户1084220 2010-11-25 14:10
R6034 运行错误
安装完cadence15.5后,打开Captue则报以上错误,但打开allgero则没有问题。后来我装了VC++ 6.0,VC++ 2010等,也不能解决次问题。重新安装几次,现象依旧。更换安装路径,...
用户1084220 2010-08-22 23:57
软件无线电原理与应用
欢迎下载 杨小牛的<<软件无线电原理与应用>>,一本很经典的书,值得推荐。 ...
用户1084220 2010-07-26 16:15
xilinx封装自己的库文件
[转]把HDL模块用NGC格式加密并在其他点击打开链接项目中调用这个方法其实非常简单。给出一个实例。先用HDL写出该模块,比如: module my_comp(input [3:0] i1, inpu...
我要评论
2
3
关闭 站长推荐上一条 /2 下一条