tsu : setup time,
定义输入数据讯号在 clock edge 多久前就需稳定提供的最大须求;以 正缘触发(positive edge trigger)的D flip-flop 来举例就是 D 要比 CLK 提前 tsu 时间以前就要准备好,此 flip-flop 就能于某特定之频率下正常工作.
th : hold time,
定义输入数据讯号在 clock edge 后多久内仍需稳定提供的最大须求;以 正缘触发(positive edge trigger)的D flip-flop 来举例就是 D 要在 CLK 正缘触发 th 时间内仍要提供稳定之数据,此 flip-flop 就能于某特定之频率下正常工作.
tco : clock output delay,
定义由 clock latch/trigger 到输出数据有效之最大延迟时间 ;以正缘触发(positive edge trigger)的D flip-flop 来举例就是Q 要在 CLK 正缘触发后至多 tco 时间就会稳定输出.
tpd : propagation delay,
定义由输入脚到输出脚最大延迟时间,一般定义予 combination logic circuit 较适合.
用户270825 2010-3-11 11:23
用户502047 2008-11-3 13:41
用户1113192 2007-10-30 12:55
呵呵 ,没有问题呀。我的意思是本级的输入pin到上一级的输出pin,主要是组合逻辑延时和走线延时。当然不单单是引脚,因为宏观上在PCB上走线延时也属于Tpd。
ash_riple_768180695 2007-10-30 09:12
定义由输入脚到输出脚最大延迟时间:输入脚和输出脚是指芯片的引脚吗?还是前级寄存器输出脚到后级寄存器输入脚的延迟时间?