基于FPGA的DDR接口驱动，目前已经完成状态机的框架：上电初始化的部分已经完成
主要的功能部分尚未编写。主要是读、写、定时刷新。
数据dq、dqs、dm接口尚未设计。
08-1-9
源代码与Tb
08-1-11更新，较大设计变更
好久没有更新了，有时间一定把它更新了，谢谢支持！！08-01-25
- 上一篇： 单片机指令详解
- 下一篇： Quartus 7.2 sp1 CRACK 需要的拿走！
基于FPGA的DDR接口驱动，目前已经完成状态机的框架：上电初始化的部分已经完成
主要的功能部分尚未编写。主要是读、写、定时刷新。
数据dq、dqs、dm接口尚未设计。
08-1-9源代码与Tb
08-1-11更新，较大设计变更
好久没有更新了，有时间一定把它更新了，谢谢支持！！08-01-25
用户134993 2009-9-28 15:54
用户1500786 2009-6-2 09:19
用户394394 2009-5-13 23:55
用户411952 2008-12-22 09:53
用户411952 2008-12-22 09:52
用户411952 2008-12-22 09:52
用户398462 2008-12-20 12:13
用户398462 2008-12-20 12:11
用户461605 2008-12-18 20:54
用户461605 2008-12-18 20:54