原创 FPGA时序分析快速入门文档

2009-11-27 22:36 3361 5 8 分类: FPGA/CPLD

Xilinx Timing Constraints
http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ug612.pdf

Altera TimeQuest Cookbook
http://www.altera.com/literature/manual/mnl_timequest_cookbook.pdf

Altera TimeQuest Tutorial
http://www.altera.com/literature/hb/qts/ug_tq_tutorial.pdf

上面的文档描述了如何在FPGA上进行时序约束,当大家熟悉了OFFSET_IN、OFFSET_OUT又或INPUT_DELAY、OUTPUT_DELAY等定义后,可以参考上述PDF对UCF或者SDC文档编辑完成相应的约束,对刚开始使用Timing Analyzer或者TimeQuest,但已经理解约束命令定义的人很有帮助。

PARTNER CONTENT

文章评论3条评论)

登录后参与讨论

用户377235 2013-7-18 11:13

好贴

用户1122702 2009-11-3 22:49

是啊,看见这两篇文档时,如获至宝。

ilove314_323192455 2009-11-3 18:35

官方教材,比任何第三方书籍讲得都好,呵呵

用户160674 2008-9-2 14:59

Morlab Group拥有众多的国内和国际认证资质,和10多个国家地区的权威国际认证机构签署了合作协议,提供快捷迅速的产品认证通道。 Morlab可根据客户的需求而量身定做我们的服务,向客户提供全套一站式服务的测试认证解决方案,使客户您的产品不出Morlab就能完成世界各国的各种认证,让您的产品快速地进入亚洲、欧洲和美洲的各国市场。快速高效的完成诸如:GCF,PTCRB,FCC(注册号:261302),CE,CCC,UL,OTA,SAR等的测试和认证业务。

用户160674 2008-9-2 14:46

摩尔实验室,专业的通信无线类产品国际认证的平台,CE,FCC,CCC,OTA,SAR,EMC,NTRA,TELEC。。。可以为您提供一站式国内国际测试认证服务。 欢迎来电来函咨询 nana.du@morlab.cn 022-66280675 杜娜娜。http://www.morlab.cn
相关推荐阅读
用户1122702 2015-12-20 21:29
在Emacs中应用Ctags
适宜人群 具备Emacs使用经验的程序员 什么是Tag? Tag,即标记,记录了程序重要信息(如函数、变量、宏定义等)的位置和相应的文件,方便程序浏览器进行跳转。 ...
用户1122702 2015-12-13 22:23
可综合的SystemVerilog:命名空间
关键名词解释: 编译单元(compilation unit):SystemVerilog 源代码的集合 编译单元域(compilation-unit scope):即编...
用户1122702 2015-12-13 22:15
可综合的SystemVerilog:参数化函数/任务
在Verilog中,参数化模块被广泛应用。参数可重新定义保证模块的可配置性及可复用性。但是,函数及任务并无法像模块一样被参数化,减弱了Verilog的描述化能力。 SystemVer...
用户1122702 2010-10-28 11:34
基于SOPC下RapidIO调试方法
RapidIO的一个难点在于地址转换方法,即将远端的Memory映射到当前Avalon-MM总线,所以地址需要一个转换过程——Local Avalon-MM<->RapidIO Addr&...
用户1122702 2010-08-24 14:22
西行重庆
八月初时离开生活并工作四年的深圳,来到求学四年的重庆。已经过去三周时间,对自己的将来也随之变的不可琢磨。重庆的生活水平并不如想象的低,除了房价不像沿海城市高企,其他诸如公共交通,生活日常用品基本都是一...
用户1122702 2010-07-07 18:05
Tcl用后感
                    Tcl用后感 (by Wind330)    Tcl - Tool Command Language近期做了一个Tcl脚本用于Modelsim仿真,完成如下功能...
EE直播间
更多
我要评论
3
5
关闭 站长推荐上一条 /3 下一条