原创【译】Rapid System Prototyping with FPGAs——5.2.3

 2010-4-9 17:40  2545 8 8 分类: FPGA/CPLD

5.2.3 选择器件

选取器件的第一步是查阅制造商提供的文档。向FPGA制造商的技术支持人员确认所选器件相关信息至关重要，如可行性分析，评估已知设计问题，产品生命周期等等。咨询新器件系列中可用于工程中的器件。还有，查询任何存在的工艺（process）问题，勘误表，以及考虑器件的供货（availability）问题。

FPGA系列的市场成熟度是设计选择的重要因素。尽量选择仍处在产品生命周期早期的器件系列，但并不是意味着开发团队默认选择最新器件系列的最新器件。谨慎使用变化很大的新器件系列的第一款芯片。在新FPGA器件系列导入到新的设计前，建立相应的跟踪记录。当选定的器件系列的特有特性对终端应用性能至关重要时，器件的成熟度可以忽略。

被选中的器件要留有足够的裕量。依据设计的执行情况，尤其是HDL设计开发，随着功能占用资源的多少呈现出各式各样的执行效率。保留足够的设计裕量用于容错十分有用，在项目不允许时间或者预算裕量时，选取较大的器件满足最终的设计需求可以有效地避免重新投板。

尽量避免选取器件系列中最小或者最大的型号。选取这些极限型号会限制将来的选择，可能会限制后续的功能扩展和后续产品重新设计的成本缩减。在低估资源利用的情况下，挑选满足条件的中间型号允许变更到相同封装的更高一级元件。同理，在高估设计功能的资源利用情况下，也可选择更低一级元件。影响元件选择的主要因素如下：

元件抉择的因素

l
成本

l
尺寸

l
功耗

l
速率

l
I/O口数量

l
逻辑单元数量

l
时钟管理资源

l
存储资源

l
嵌入式处理器的支持

l
DSP资源（架构及使用工具）

l
封装（尺寸，再加工性，非BGA封装）

l
先前设计经验中使用的器件系列或者工具

l
同封装器件的选择

l
接口需求（5V耐压，混合电压协议）

l
配置方式

l
开发工具的特点及熟悉度

l
未来产品的需求

器件需求的估算

估算项目中已经规划需要完成的功能所需的器件大小并不简单。每个FPGA制造商就他们的器件架构作假定（assumption），这些假定影响每种FPGA器件市面上推广的“等效”门数。对设计的大小，资源消耗以及性能做一个细致良好的研究，精确地选择最合适的FPGA元件有助于缩短开发周期，节省预算。

通过等效门数估计设计的大小十分有挑战性的。在不同FPGA制造商之间交换估算等效门数也很困难。从制造商获得的应用笔记和论文可以帮助评估完成要求的设计功能所需的器件大小。通过等效门评估功能的资源需求是一种要求大量的工作经验和练习的技巧。

评估设计更有效的方式是从逻辑单元，除法器，查找表进行评估。大部分制造商提倡用上述方法进行资源评估。一些FPGA器件系列特别标明各种元件资源的数量。

大部分基于SRAM技术的FPGA制造商采用相似的逻辑块架构，参照本书第二章的描述。注意，可以同时把同一个逻辑块里的触发器和查找表用于两个相互独立的功能。进位逻辑和专用电路，如用于支持高速存储器接口的专用IOB寄存器，也需要考虑它们的用量。存储器和时钟管理资源等专用性资源也要纳入设计评估。以上所述的资源都是FPGA设计的重要组成部分。

相对于资源评估，速率以及IO口数量的评估则更为直接。因为没有有效地方法评估设计的大小，设计者需要添加设计裕量来补偿任何不精确的估算。同时，考虑添加速率和IO口数的裕量。

功耗的估算

功耗是器件选择的重要因素之一，因此也是器件选择的关键环节之一。选中的FPGA器件必须满足系统架构阶段得到的系统功耗预算。计算FPGA功耗的难处在于需要知道精确的FPGA设计相关参数，而这些参数在开发前期往往无法获得。不幸的是，在设计最终完成之前，没有简捷或者正确的方法去计算FPGA功耗。因此，系统分配至FPGA的功率预算最好能满足选中器件的最大功率。影响FPGA功率估算的主要设计因素如下：

影响FPGA功耗估算精度的FPGA设计参数

l
器件大小

l
I/O负载

l
内部资源利用率

l
组合逻辑占用率

l
FPGA时钟数及时钟频率

l
同时电平转换的I/O数量（SSO）

l
I/O特性，如切换速率

l
FPGA时序电路触发的门电路百分比

l
高速切换的逻辑块百分比

根据上述信息及制造商的应用手册的详细描述，就可以基于电子表格计算设计功耗。也可从制造商获得相关FPGA器件更详细的资料。大部分FPGA制造商都会在网站或者逻辑开发工具集提供功率计算工具。在器件选择阶段，FPGA开发团队可以通过这些功率估算工具评估元件的功耗，当设计完成时，再进行重新评估。

设计早期进行功耗估算的最根本难处在于需要知道精确的设计需求。利用HDLs开发时，准确地计算出逻辑块数量以及不同时钟频率下工作的逻辑块所占百分比变得更加复杂。因为HDLs提供了电路更高层的描述方式，也增加了更多的不确定性。在第一个设计草案输入并综合之前，功耗计算通常是十分困难的。