 

fuxiao123_401762695

文章：151 阅读：473460 评论：95 赞：1272

 好友  私信个人主页

文章 151
原创 0
阅读 473460
评论 95
赞 1272

原创很烦

 2010-4-12 10:41  2478 5 5 分类: 工程师职场

干一行好像每个头啊，新东西不断出来，很烦

写原创有奖励！2025面包板原创奖励正在进行中

上一篇： ModuleSim SE 快速入门
下一篇：学电气，电力系统，电子，通信都要用到的好东东！！！（分享吧！）

PARTNER CONTENT

换一换> 更多>

文章评论（1条评论）

登录后参与讨论

tengjingshu_112148725 2010-4-12 18:16

哈哈，同感，不过证明又多了那么多好玩的东西

查看更多评论

相关推荐阅读

fuxiao123_401762695 2013-07-28 10:39: 《TMS320F2833x DSP应用开发与实践》一书已上市，欢迎大家捧场; 《TMS320F2833x DSP应用开发与实践》一书已上市，欢迎大家捧场，谢谢！亚马逊：http://www.amazon.cn/dp/B00DVGQ28Y/ref=cm_s...

fuxiao123_401762695 2012-01-11 19:50: 我竟然是05年6月就注册了eetcn。。。; 我竟然是05年6月就注册了eetcn。。。...

fuxiao123_401762695 2011-07-30 10:55: 亚洲最大风电场辉腾格勒见闻; 真是一望无际的大草原啊 ...

fuxiao123_401762695 2011-03-17 21:39: 赛灵思和Synopsys联手推出业界首部开发方法手册; 专门针对SoC设计中的FPGA原型设计开发手册收录了原型设计的最佳实践方案 2011 年 3 月10 日，中国北京——全球可编程逻辑解决方案领先厂商赛灵思公司(NASDAQ:XLNX)）今日宣布...

fuxiao123_401762695 2011-03-04 16:11: system generator硬件协同仿真时序不收敛的简单解决办法; system generator硬件协同仿真时，一些很简单的电路也无法达到时序收敛，这个问题困扰了我很久。在读了《Verilog HDL高级数字设计》一段时间之后，突然明白，原来就败在模块的laten...

fuxiao123_401762695 2011-03-03 16:03: ISE13.1调用Modelsim10.0出现的一点小问题及解决过程; ISE13.1调用Modelsim10.0出现的一点小问题及解决过程软件环境：ISE13.1+System GeneratorMatlab2010bModelsim SE 10.0已编译Xilinx器...

我要评论

 1

关闭站长推荐

上一条

/3

下一条