原创 关于FPGA的学习

2010-5-16 19:01 2185 4 6 分类: FPGA/CPLD


依照我们这边培养学生的情况看,工具不是问题,开发语言的学习需要一定的时间与基础(比如有C语言基础的学Verilog就快一些),因为有个硬件的思想在里面;算法的实现与应用是一个逐步形成经验的过程;另外对于个人而言,硬件开发系统的成本仍然相对较高,毕竟不像DSP那么广泛,而且有单片机基础的学DSP要容易得多

PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

fuxiao123_401762695 2010-5-25 21:37

什么弱啊

用户283597 2010-5-23 18:38

怎么那么弱....
相关推荐阅读
fuxiao123_401762695 2013-07-28 10:39
《TMS320F2833x DSP应用开发与实践》一书已上市,欢迎大家捧场
  《TMS320F2833x DSP应用开发与实践》一书已上市,欢迎大家捧场,谢谢! 亚马逊:http://www.amazon.cn/dp/B00DVGQ28Y/ref=cm_s...
fuxiao123_401762695 2012-01-11 19:50
我竟然是05年6月就注册了eetcn。。。
我竟然是05年6月就注册了eetcn。。。...
fuxiao123_401762695 2011-07-30 10:55
亚洲最大风电场辉腾格勒见闻
 真是一望无际的大草原啊  ...
fuxiao123_401762695 2011-03-17 21:39
赛灵思和Synopsys联手推出业界首部开发方法手册
专门针对SoC设计中的FPGA原型设计开发 手册收录了原型设计的最佳实践方案 2011 年 3 月10 日,中国北京——全球可编程逻辑解决方案领先厂商赛灵思公司(NASDAQ:XLNX))今日宣布...
fuxiao123_401762695 2011-03-04 16:11
system generator硬件协同仿真时序不收敛的简单解决办法
system generator硬件协同仿真时,一些很简单的电路也无法达到时序收敛,这个问题困扰了我很久。在读了《Verilog HDL高级数字设计》一段时间之后,突然明白,原来就败在模块的laten...
fuxiao123_401762695 2011-03-03 16:03
ISE13.1调用Modelsim10.0出现的一点小问题及解决过程
ISE13.1调用Modelsim10.0出现的一点小问题及解决过程软件环境:ISE13.1+System GeneratorMatlab2010bModelsim SE 10.0已编译Xilinx器...
EE直播间
更多
我要评论
2
4
关闭 站长推荐上一条 /3 下一条