原创 终于明白28335的epwm如何强制状态了

2010-7-4 13:22 6917 6 9 分类: 处理器与DSP
只要写aqcsfrc寄存器就可以了,折腾了好几个星期才弄明白
PARTNER CONTENT

文章评论3条评论)

登录后参与讨论

用户1752886 2014-4-24 11:06

你好,paradoxfx!我最近也在做F28335编程,需要对ePWM输出进行强制低或高,不是通过错误控制子模块去实现,我看有AQSFRC和AQCSFRC寄存器,打个比方,在ePWM1模块A路输出pwm波时,我希望B路强制低?具体怎么实现?望指导

fuxiao123_401762695 2011-1-6 14:07

你有什么问题?

用户91095 2010-12-15 15:48

你好,我也遇到了同样的问题,可是还是没有解决,不知能否交流下 345756198
相关推荐阅读
fuxiao123_401762695 2013-07-28 10:39
《TMS320F2833x DSP应用开发与实践》一书已上市,欢迎大家捧场
  《TMS320F2833x DSP应用开发与实践》一书已上市,欢迎大家捧场,谢谢! 亚马逊:http://www.amazon.cn/dp/B00DVGQ28Y/ref=cm_s...
fuxiao123_401762695 2012-01-11 19:50
我竟然是05年6月就注册了eetcn。。。
我竟然是05年6月就注册了eetcn。。。...
fuxiao123_401762695 2011-07-30 10:55
亚洲最大风电场辉腾格勒见闻
 真是一望无际的大草原啊  ...
fuxiao123_401762695 2011-03-17 21:39
赛灵思和Synopsys联手推出业界首部开发方法手册
专门针对SoC设计中的FPGA原型设计开发 手册收录了原型设计的最佳实践方案 2011 年 3 月10 日,中国北京——全球可编程逻辑解决方案领先厂商赛灵思公司(NASDAQ:XLNX))今日宣布...
fuxiao123_401762695 2011-03-04 16:11
system generator硬件协同仿真时序不收敛的简单解决办法
system generator硬件协同仿真时,一些很简单的电路也无法达到时序收敛,这个问题困扰了我很久。在读了《Verilog HDL高级数字设计》一段时间之后,突然明白,原来就败在模块的laten...
fuxiao123_401762695 2011-03-03 16:03
ISE13.1调用Modelsim10.0出现的一点小问题及解决过程
ISE13.1调用Modelsim10.0出现的一点小问题及解决过程软件环境:ISE13.1+System GeneratorMatlab2010bModelsim SE 10.0已编译Xilinx器...
EE直播间
更多
我要评论
3
6
关闭 站长推荐上一条 /3 下一条