原创 好久不见十分想念

2007-5-7 12:20 5824 9 7 分类: 工程师职场
最近工作一直很忙,没有了时间纪录和总结,接触了很多东西,不过都没有时间深究,就等着失业了,呵,好有时间把那些自己觉得欠下的债恶补一下。现在对“仿真”很感兴趣,今后可能大肆地写关于仿真的很多东西了,然后把梦想照进现实。
PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户1053025 2007-7-10 09:51

博主的文章确实不错!

顶一下。

相关推荐阅读
用户1157282 2007-09-28 10:57
电平总结2
要了解逻辑电平的内容,首先要知道以下几个概念的含义: [52RD.com]1:输入高电平(Vih): 保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平。...
用户1157282 2007-09-28 10:54
电平总结1
TTL和CMOS电平1,TTL电平:    输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平>...
用户1157282 2006-03-01 08:45
VHDL学习5
三态门三态门的应用 三态门的有很多的实际应用,比如数据和地址BUS的构建,RAM或堆栈的数据端口设计等。三态门的设计 当输入输出状态时,dataout<=datain;而当高阻状态的时候,则da...
用户1157282 2006-01-20 21:00
VHDL学习4
q : bufferr integer rang 15 dwonto 0   -- 定义q为buffer类型的端口,此端口的数据类型为integer,此整数的取值范围是从15到0。注:1.intege...
用户1157282 2006-01-20 20:57
VHDL学习3
CASE语句,属于顺序语句,因此必须放在process中使用,用法如下:case expression iswhen choice => sequential_statements      -...
EE直播间
更多
我要评论
1
9
关闭 站长推荐上一条 /3 下一条