原创 为什么51系列单片机常用11.0592MHz的晶振设计

2007-10-5 16:46 5089 5 4 分类: MCU/ 嵌入式
答1: 因为它能够准确地划分成时钟频率,与UART(通用异步接收器/发送器)量常见的波特率相关。特别是较高的波特率(19600,19200),不管多么古怪的值,这些晶振都是准确,常被使用的。

    答2: 当定时器1被用作波特率发生器时,波特率工作于方式1和方式3是由定时器1的溢出率和SMOD的值(PCON.7------双倍速波特率)决定:

    方式1、3波特率= (定时器1的溢出率)

    特殊时,定时器被设在自动重袋模式(模式2,TMOD的高四位为0100B),其为:

    方式1、 3波特率=

    11.0592MHZ晶振的一些典型波特率如下:
 


波特率


SMOD


TH1


19200


1


0FDH


9600


0


0FDH


4800


0


0FAH


2400


0


0F4H


1200


0


0E8H


300


0


0A0H


    更换一种计算方式,它将以修改公式达到我们需求的波特率来计算出晶振。


    最小晶振频率=波特率x 384 x 2 SMOD


    这就是我们所需波特率的最小晶振频率,此频率能成倍增加达到我们需求的时钟频率。


    例如:波特率为19.2KH2的最小晶振频率:
          3.6864=19200x384x2(波特率为19.2K的SMOD为1 )
          11.0592=3.6864x3
          其中TH1是由倍乘数(3)确定
          TH1=256-3=253=0FDH


    用来确定定时器的重装值,公式也可改为倍乘数的因子:


    晶振频率=波特率x(256-TH1)x384x2 SMOD


    这是波特率为19.24K的晶振频率。


    以上的例子可知,被乘数(3)是用来确定TH1:


    TH1=256-3=253=0FDH
    19.2K波特率的晶振为 11.0592=19200x(256-0FDH)x384x2(19.2 k的SMOD为1)


    其它值也会得出好的结果,但是11.0592MHZ是较高的晶振频率,也允许高波特率。

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户190966 2009-2-13 10:04

"深圳思大世纪科技有限公司提供基于MEMS的定时解决方案,其中包括可积硅谐振器模具,并充分包装固定和可编程振荡器。 产品优点: 1、 世界上体积最小的解决方案; 2、 以较低的成本(杠杆的CMOS晶圆的成本结构) 3、 独特的老化: 150亿分之超过25年 4、 几乎无限供给的最佳时间 5、 无需外部元件,易于布局 6、 高可靠性 7、 高效率定制不同频率或小批量生产 SiT8002可编程振荡器家庭是一个增值解决方案,振荡器系列可从1.000兆赫至125.000兆赫在可选频率、烧录程序在小数点后六位。公差土25 ppm或土100 ppm的工业( -40至85 ° C )或商业( 0到70 ° C )的温度范围内。此外,4款尺寸大小为5.0mm× 7.0mm× 0.85mm下降至2.0mm× 2.5mm× 0.85mm可供选择。SiT8002振荡器频率和电压都是由sitime或sitime编程器烧录完成。SiTime 产品专业替代日本EPSON的SG-150、SG-211、SG-210、SG-310、SG-550、SG-770、SG-645/636、SG-8003CE、SG-8002CE、SG-8002LB、SG-8002JF/CA、SG-9001LB/CA、XG-1000CA/CB、EG-2021/2001CA、EG-2002CA、EG-2121/2102CA、EG-2101CA、HG-2150CA等系列 luo@szstar.cn
相关推荐阅读
用户1166740 2007-08-04 11:13
嵌入式系统开发的三层境界
嵌入式系统开发的三层境界! 第一层的表现是热衷学习和使用新的技术,但都限于局部,比如新的 CPU、可编程技术、网络、有线无线、各种嵌入式操作系统、各种总线、甚至于新的存储器件等。应该说第一阶段对以后的...
用户1166740 2007-08-01 21:26
Altera FPGA、CPLD 学习笔记
1.硬件设计基本原则1)        速度与面积平衡和互换原则:一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约;反...
用户1166740 2007-07-05 19:18
联合仿真并且使用ModelSim验证VHDL以及Verilog语言
Link for ModelSim@——联合仿真并且使用ModelSim验证VHDL以及Verilog语言Link for ModelSim@是一个把MATLAB/Simulink和针对FPGA 和A...
用户1166740 2007-07-05 18:53
DSP Builder系统设计工具
 DSP Builder是Altera推出的一个数字信号处理(DSP)开发工具,它在Quartus Ⅱ FPGA设计环境中集成了MathWorks的Matlab和Simulink DSP开发软件。Al...
用户1166740 2007-06-04 11:01
转帖----中国最昂贵的房价——大学生宿舍
转帖----中国最昂贵的房价——大学生宿舍一个朋友老是和我抱怨:现在真是住不起房子了,一平方米都是3000多。不要说买了,就是连租也租不起,这不我刚刚租了个房子都要我1500元每月。3000元的工资除...
我要评论
1
5
关闭 站长推荐上一条 /3 下一条