原创 堆叠封装的最新动态

1 种类越来越多

1.1 种类

由于堆叠封装尚未标准化，所以各IC公司和封装厂商根据自己的专利、技术和理解定义了众多与堆叠相关的封装种类，但每一种堆叠封装都侧重于某个特定的方面。

1.1.1 侧重于功能

若侧重于功能，则有系统级封装（Sip：system in a Package）[1]、多芯片封装（MCP：Multi Chip Package）、芯片尺寸模块封装（CSMP：Chip Size Module Package）等。SiP是强调在一个封装中含有一个系统，该系统可以是一个全系统或一个子系统，ITRS 2003称SiP是第4次封装革命，在IC封装领域，SiP是最高级的封装，SiP与SoC的关系是：SiP涵盖SoC，SoC简化SiP。MCP是侧重在一个封装中堆叠多个芯片，目前主要指多个存储器芯片的堆叠，所以在这个封装中含有存储器子系统，主要用于手机，CSMP是强调无源元件与有源器件的堆叠，以获得模拟和数字功能的最优化。

1.1.2 侧重于技术

若侧重于技术，则有芯片堆叠封装（SCP：Stacked Chip Package或SDP：Stacked Dices Package）、封装堆叠封装（PiP：Package in Package Stacking；PoP：Package on Package Stacking）。SCP是强调两个以上芯片的堆叠，它包含多芯片封装（MCP）、堆叠芯片尺寸封装（SCSP：Stacked Ships Size Package）、超薄堆叠芯片尺寸封装（UT－SCSP：Ultra Thin－Stacked Chips Size Package）[2]等，SCSP是强调堆叠的芯片尺寸有规定的要求；UT－SCSP是强调堆叠的芯片尺寸和厚度有规定的要求，它们之间的关系是：MCP涵盖SCSP，SCSP是MCP的延伸，UT－SCSP是SCSP的最新发展，UT－SCSB是目前尺寸最小、密度最高、成本最低的最先进堆叠封装之一。PiP/PoP是强调一个封装在另一个封装上的堆叠。

1.1.3 侧重于空间

若侧重于空间，则有三维封装、三维堆叠式系统立方体封装（SIC）、超级智能堆叠（Super Smart Stacked Package）的3D封装等，3D封装是强调在芯片正方向上的多芯片堆叠，实际上它也是一种堆叠封装，目前正在从芯片堆叠封装向封装堆叠方向发展。[3]SIC是强调标准尺寸1cm3的功能模块堆叠，超级智能堆叠的3D封装是强调采用自装配技术堆叠已知好的芯片（KGD：Know Good Dice）。

1.2 SiP

SiP是在一个封装中堆叠多个不同类型的芯片，如SoC、微型逻辑芯片和存储器芯片等，在功能上达到一个系统的水平，SiP正在朝着堆叠更多芯片、面积更小、高度更薄方向发展，目前芯片堆叠一般采用金字塔式堆叠，见图1（a），[4]它可使金丝键合变得十分容易。2004年11月在IMAPS召开的国际微电子研讨会上，SiP协会的研究术家推出一种V形堆叠的线上芯片（COW）技术，见图1（c），增加了无源芯片集成的选择数量。图1（b）的芯片之间是一层"中间介电层"，其厚度比芯片薄，同时在COW键合工艺中，键合金丝为空气提供了逸出的路径。

瑞萨是SiP领域的佼佼者，从2000年起体SiP器件，2004年Sip出货量达5000万块，2005年10月达1亿块，成为全球SiP出货量最多的公司，计划2008年超过3亿块，该公司将SiP整个产品线定位于SiP解决方案的范畴，成立了系统解决方案（SiP）开发中心，作为专攻SiP业务的统一组织机构，2005年11月起该公司接受新DDR SDRAM SiP订单，它是堆叠瑞萨高性能MPU逻辑LSI芯片的多存储器器件，它具有如下优点：

（1）避免用户进行复杂的总线连接设计，节省产品开发成本和时间；

（2）减少无源器件数量，具更低功耗；

（3）稳定的高速运行，实现EMI（电磁干扰）噪声全面降低。

瑞萨在北海道Hakodate工厂量产5片堆叠SiP，2006年其高度达1.2mm，2007年采用下一代Chip Stack处理技术，其高度降至1.0mm而，该公司正在研制90/65nm新型SiP器件，具有高频接口、高密度存储和更低噪声。

英特尔在上海成立中国封装技术研发中心，主攻SiP，2005年推出高度为1.2mm5片堆叠SiP，并研发8片堆叠SiP，其高度仍为1.2mm。

飞利浦于2005年初推出用于WiFi手机的SiP，将所有RF器件及外围器件全部堆叠在一个封装中，目前已推出用于电视手机的SiP。

三星已推出用于手机的SiP，堆叠处理器C2442与64/128Mb闪存芯片。

1.3 超级智能堆叠的3D封装

日本Tohoku大学在2005年国际电子器件会上，提出超级智能堆叠的3D封装，该封装技术避免将芯片直接堆叠，而且采用自装配技术堆叠已知好的芯片，从而提高3D封装的总良率，他们已采用这封装技术推出10片存储器的3D SRAM测试芯片。

1.4 PoP

随着移动多媒体的普及，它们要求更快数字信号处理、更大存储容量和灵活的新型存储架构，PoP正好可满足这一要求，尤其在堆叠复杂逻辑器件和存储器器件方面，PoP是一种新兴的、成本最低的堆叠封装解决方案。在底层封装中集成高密度的数字或混合信号逻辑器件，如基带、应用或多媒体处理器，在顶层封装中可堆叠（SCSP）高密度或组合存储器器件，如DRAM或闪存。这种PoP封装可使设计人员在几周内将支持PoP内存封装和支持PoP的逻辑芯片堆叠在一起，提高了良率，简化了产品测试，缩短了产品上市时间并提高了成本效率，闪存厂Spansion和无线解决方案厂商Atheros共同推出面向双模手机的闪存＋WLAN（无线局域网）的PoP封装，Spansion提供面积为12mm×12mm、128球引脚、0.65mm引脚中心间距、5片不同存储器芯片堆叠的顶层封装；Athoros提供面积为12mm×12mm、376球引脚、0.5mm引脚中心间距、802.11a/g和802.11g移动WALN芯片堆叠的底层封装，这种顶层封装与底层封装堆叠起来的PoP大大节省了占板面积，其占板面积为160mm2，若采用分离芯片的占板面积为800mm2，Spansion还向客户提供支持PoP的顶层封装、它是面积为12mm×12mm，128球引脚、0.65mm引脚中心间距，8片不同存储器芯片堆叠起来的封装。由于它具有较短的线路长度和较低的总线电容，有助于克服133M赫兹DDR内存解决方案的信号完整性和定时问题，面积为15mm×15mm的PoP也开始供货。

2 市场越来越大

手机、数码相机等便携式电子产品的需求日益增大，促进了堆叠封装市场迅速发展，据Information Network预测，2005年高密度封装（HDP）市场出货量15亿块，比上年增长32％；2006年18亿块，增长21％。HDP市场主要包括MCP和SiP等堆叠封装。HDP市场以通信应用为主，2003年通信应用占市场份额的82.9％。消费类电子应用占11.0％。又据isuppli预测，全球2001－2008年MCP内存销量年复合增长率为23.6％，销售额年复合增长率为25％，2005年全球MCP内存销量4.13亿块，销售额48.71亿美元；2006年销量4.96亿块，销售额57.84美元。

3 高度越来越薄

目前堆叠封装中2－3片的堆叠最普遍，4－5片的堆叠最经济。2005年2片闪存、RAM、逻辑器件芯片的堆叠高度为1.2mm，2005年达到1.0mm，2007年将达0.5mm，2005年5片存储器芯片或闪存、RAM和处理器芯片的堆叠封装高度为1.2mm，2006－2007年可达1.0mm，目前8片存储器芯片或闪存、RAM和处理器芯片的堆叠高度为1.4mm左右，其中ST微电子每芯片厚度为40μm，英特尔每芯片厚度为50μm，瑞萨每芯片厚度为75/50μm，见表1。8片堆叠封装要解决芯片脆断，芯片电气和机械性能保持不变，金丝球焊过程中参数制定及老化问题，降低堆叠封装高度的关键是圆片的减薄，目前一般综合采用研磨，深反应离子刻蚀法（DRIE）和化学机械抛光法（CMP）等工艺，通常减薄至50μm左右，目前减薄技术可将圆片减薄至10－15μm，但为确保电路的性能和芯片的可靠性。业内人士认为圆片减薄的极限为20μm左右。

4 功能越来越多

目前SiP堆叠存储器芯片无疑很成功，即MCP；正在堆叠闪存、RAM和处理器芯片，未来将堆叠SoC、WiFi、RF的传感器等多种芯片，用于SiP的SoC应注意如下问题：

（1）芯片配置必须优化；

（2）必须确定最佳I/O引线布局；

（3）I/O缓冲器长度必须适当；

（4）设计与构件合适的器件测试电路。

2005年底ST微电子采用MCP推出用于新一代手机的专用NOR闪存子系统，它含90nm512Mb NOR闪存，这种新型512Mb NOR闪存芯片采用90nm、MLC（多电平单元）和多区块体系结构等技术，其读取速率133M赫兹，编程速率0.5Mbps，这种专用NOR闪存子系统在一个封装内堆叠512Mb NOR闪存芯片/256Mb NOR闪存芯片和PSRAM（伪静态随机存取存储器）或LPSDRAM（低功率同步动态随机存取存储器），如：1）M36POR9060（512Mb NOR闪存＋64Mb PSRAM；售价12美元）；2）M36POR9070（512Mb NOR 闪存＋128Mb PSRAM，售价14美元）；3）M39POR9070（512Mb NOR闪存＋128Mb LPSDRAM，售价13美元）；4）三片1Gb NOR闪存堆叠；5）多片256Mb NOR闪存堆叠等，该公司还推出三频GSM/GPRS收发器SiP，在一个集成无源和有源器件IPAD芯片上堆叠一个GeSi RF BiCMOS ASIC芯片，其SiP为低外廓BGA封装，尺寸为1.4mm为×7mm×7mm，使手机的外围组件数量从80个减少到5个，占板面积比以前缩小5倍。

瑞萨采用MCP推出用于中、高档手机的闪存子系统，如用于2.5G手机，Super AND＋NOR闪存＋PSRAM，用于3G手机，Super AND＋LPSDRAM等。

Spansion将于2006年量产含MCP的PoP，它是容量为3Gb的完整存储器子系统，它含Spansion 64Mb－512Mb Mirror Bit NOR闪存＋Spansion 90nm 1Gb Mirror Bit ORNAND闪存＋来自RAM厂商的RAM。1季度量产256Mb Mirror Bit NOR闪存MCP的1Gb Mirror Bit ORNAND闪存的PoP；年中量产512Mb Mirror Bit NOR闪存MCP的1Gb Mirror Bit NORAND闪存的PoP；年低量产3Gb PoP。Mirror Bit NOR闪存执行代码，Mirror Bit ORNAND闪存存储数据。这种完整的存储器子系统可在无线手持终端上支持具有DVD质量的 视频、CD质量的音频和高达500万像素的照片，Mirror Bit技术可使单个存储单元存储两个数据位，从而使每个存储单元的容量扩大一倍。它与传统浮栅NOR闪存相比，可减少10％的总体制造步骤，关键制造步骤上可降低40％。

5 应用越来越广

   目前SiP主要用于手机中闪存和应用处理器的封装，还可用于数码相机、PDA、数码摄像机等其他便携式电子产品、PC外设、光驱、硬盘驱动器、娱乐系统、工艺设备和导航系统等，将来会用于模拟、数字电视、GPS等嵌入式领域。

    2005年底飞利浦推出用于电视手机的SiP器件BGT211，它包括符合DVB－H标准的电视调谐器和解调器，该公司已向6家主要手机供应商提供这种SiP样品，其功耗小于50mW，在连续模式下，功耗为300mW，2005年封装尺寸为15mm×25mm×2mm，2006年缩小至9mm×9mm×2mm，售价10－12美元，目前用于电视手机的芯片解决方案只有两种，一是飞利浦的SiP解决方案；二是基于两个单独芯片的解决方案，它们分别是飞思卡尔的电视调谐器和法国DiBcom的DVD－H解调器。

2005年11月封装IP公司Staktek Holdings推出闪存堆叠技术，它能堆叠0.5mm间距的薄型小尺寸封装（TSOP）闪存器件，以用于USB闪存驱动器、固态驱动器、闪存MP3播放器等消费类电子产品。该公司已向OEM、存储器半导体公司和第三方存储器组件制造商提供Value Flash Stack设计的授权和制造服务。 总之，堆叠封装可堆叠不同类型，不同厂商的多种芯片，解决了SoC所遇到的麻烦。它为便携式电子产品小型化、多功能化、低成本化、时尚化和快速多变化提供了一条有效的途径。

http://www.bokee.net/bloggermodule/blog_viewblog.do;jsessionid=62BD6229059781A558F956061C342781.tomcat01?id=473937