原创 synopsys工具简介

DC Ultra
Design Compiler的最高版本
    在Synopsys软件中完整的综合方案的核心是DC UltraTM，对所有设计而言它也是最好级别的综合平台。DC Ultra添加了全面的数据通路和时序优化技术，并通过工业界的反复证明。DC Ultra具有独特的优化技术，能满足今天设计的各种挑战。DC Ultra提供快速的具有先进水平的数据通路优化技术，能建立快速关键路径时序。另外，DC Ultra采用后布局和优化布线技术，易于较快达到时序收敛。DC Ultra已在工业界确立了领先地位，DC Ultra综合引擎能提供DC Expert所有的功能，以及它的独特的优点。

    能与DC Ultra共同工作的软件有路径综合、测试综合和功耗优化、静态时序和功耗分析，以及经验证的、高性能Design Ware库。这是经过验证的技术独特的集成，形成一个完整的综合解决方案，能在最短的时间里满足用户所有的设计挑战。

    ● 对数据通路设计的面积和时序方面， 提交最好质量的设计结果
    ● 对时序要求很高的设计, 提供最好的电 路性能
    ● 与测试和功耗综合紧密结合，以提供 最高的设计效率，并致力于实现所有综合的目标
    ● 对那些需要多次反复设计流程才能达 到时序收敛的设计，通过提供和布局布线环境的紧密衔接，有助于快速实 现设计的多时序收敛
    ● 来自于超过50个硅片和库的供应商 可应用的大于500个综合库

DesignWare Library (DesignWare库)
    DesignWare Library包含了最常用的结构以外的IP，这对于设计开发ASIC和SOC来讲是必要的。当超过2万5仟名设计人员使用Design Ware库的时候，您可以相信这里所有开发的IP是具有最高质量的，且易于使用。当一个特许权交给设计人员时，就意味着他可以存取库中的全部可综合的和经过验证的IP。

    Design Ware库包含了基本的可综合的构建块，这对于设计一个芯片是必需的。数据通路单元例如高度优化的加法器和乘法器，它们是DesignWare库中首要的元件，而且Synopsys公司在电路设计的时序和面积等方面进行了大量的改进。去年以来Design Ware库经过了扩充，现在该库已包含了大量的功能块，包括存储器、控制器、存储器BIST（内建自测试）解决方案、AMBA片上总线解决方案、DesignWare Star IP微处理器核等等，组成了完善的Design Ware验证库。

    ● 改善了设计的综合质量
    ● 提供许多SOC设计必需的IP模块
    ● 片上总线（AMBA）
    ● 外围
    ● 存储器控制器
    ● 构建块
    ● 验证IP
    ● 低的设计风险

DFT Compiler
一次性通过的测试综合
    DFT CompilerTM是Synopsys先进的测试综合方案。DFT Compiler将DFT实现放在Synopsys综合流程中，而不会妨碍原功能、时序、信号完整或功耗的要求。DFT Compiler包括一次性通过的测试综合，包括从RTL级和门级DFT设计规则检查(DRC)，以及自动设计规则违反的监视能力。DFT Compiler也能提供完整的集成，包括从物理编译(Physical Compiler)到物理优化实现。

    DFT Compiler能使设计人员快速和精确地在设计周期的早期报告设计的可测性和任何测试故障的分析。在这方面，DFT Compiler能帮助设计人员实现他们可测性设计的目标，而不需要昂贵的设计反复。DFT设计规则检查能使设计人员去建立友好测试的RTL级，然后它能易于综合在一次性通过测试综合的环境里。在物理编译(Physical Compiler)环境里测试的集成使能预测时序的结果，并能达到物理优化扫描设计的目标。

   ● 在综合流程中通过DFT实现缩短了 整个设计周期
    ● 在设计早期对RTL级可测性的计算 提高了设计效率
    ● 除去了后端设计不可预测的毛病
    ● 随着对实现的时序、功耗和信号完整 性结果的预测大大降低了设计的反复和进度风险

TetraMAX ATPG
自动测试向量生成
    TetraMAX?/SUP> ATPG自动生成高质量的生产测试向量，业界领先的性能，支持大容量的设计且易于使用。

   TetraMAX为DFT(Design for Test)工程师提供了一系列强大的功能，包括完全的芯片测试规则检查，测试向量生成，分析，故障纺真，失效诊断。这些功能都被整合到一个强大的图形用户界面中，当然也提供命令行方式，同时还有完善的在线帮助。TetraMAX可支持多种设计风格和测试方法，包括多时钟电路，门控时钟电路，内部三态总线，内嵌存储器，无扫描逻辑和其他复杂的设计风格。TetraMAX结合了高性能和完善的测试能力以及无法比拟的易用性使得DFT工程师在面对那些大型的富有挑战性的设计时也能迅速创建高效紧凑的测试方案。

    ● 用紧凑的高质量的测试向量来提高产品的质量
    ● 用先进的测试向量压缩技术来降低你的测试成本

Apollo-II
为SoC设计服务的布局布线系统
    Apollo-IITM为基于标准单元的物理层设计提供了先进的自动布局布线工具。有了Apol lo-II设计师可以根据计划源源不断地完成高性能的设计。Apollo-II和Saturn优化工具有着完美的配合，它可以根据芯片底层实际的物理信息在标准单元放置和布线完成后通过自动调整单元的大小，插入缓冲器，逻辑单元重构等方法来达到时序的优化。Apollo-II已经被完全整合到Milkyway的数据库中，Milkyway是工业界中唯一针对深亚微米IC设计和分析的通用数据库。

    ● 使设计师的生产能力最大化，且具有易上手的用户界面
    ● 用已经取得专利的布局布线算法产生最紧凑的设计
    ● 与Saturn和Mars完美地融为一体以提供先进的时序和功耗优化
    ● 使用复杂的全路径时序驱动布线，时钟树综合算法和通用的时序引擎来迅速取得时序的收敛
    ● 经过10000多个设计考验的技术将为你计划中的产品取得更好的一致性
    ● 与Synopsys DFT Compiler结合提高设计工程师的生产效率
    ● 支持复杂的数百万门级设计的自动测试
    ● 权衡使用先进的工艺技术，如天线， 通孔规则
    ● 有效的运作和先进的工艺保证产品迅速上市

Star-RCXT
快速，准确的3维全芯片参数提取
    Star-RCXTTM是EDA业界中领先的针对0.13微米及以下IC工艺寄生参数提取的解决方案。因为其独有的领先技术，Star-RCXT可以在5小时内对一个5百万门的设计进行全芯片的参数提取，结果与Raphael-NES相比在5% 或0.005PF以内。

    Star-RCXT有能力对世界上最大的SOC设计进行准确的sign-off参数提取。

    Star-RCXT取得了全球超过250家顶尖的半导体公司的信赖，这些公司依赖Star-RCXT（对他们数以千计的成品进行）快速准确的RC参数提取完成了数以千计的产品的tap-out。Star-RCXT(以其高精度的测量)的高精度，友好的用户界面，和Synopsys时序，功耗，可靠性分析，RTL to GDSII流程完美的兼容使芯片的性能得以提高并减少上市(前的准备)时间。

    ● 为时序验证而进行的精确的全芯片参数提取消除了昂贵的失效风险。
    ● 提供了完善的production-proven 解决方案
    ● 为物理层设计，优化和版图后分析提供了准确而一致的互连模型，能较快地取得时序收敛，缩短了上市(前准备)时间
    ● 为先进的工艺技术如：铜互连，局部互连，低K介质，SOI，片内工艺变化等等建立精确的3维互连线模型。 Star-RCXT已为90纳米工艺的挑战做好了准备
    ● 精确的为单个或多个电流回路建模确保几百万门的SOC设计电感参数提取
    ● 提供用于Star-RCXT的通过各主要生产厂家验证的silicon模型

Hercules
层次化的物理验证
    HerculesTM可以进行层次化的物理层验证，以确保版图可以用于生产。作为Synopsys的实现平台上的基本产品，Hercules是一个golden sign-off工具，可以加速设计的实现。(作为Milkyway数据库中的一部分)良好的与Milkyway数据库兼容，Hercules与其他基于Milkyway的产品(兼容)在实现过程中可以预防，及时发现和修正(在实现时)物理验证(中的)问题，为最后的tap_out阶段节省宝贵的时间。经过了数以万计的ASIC，DRAM，微处理器和存储器设计的证明，Hercules自动层次化管理和优化平面设计的先进完善的算法使它能验证用最复杂工艺制作的大型设计。

    Hercules致力于满足设计调试和快速周转的要求。Hercules能进行并行的分布式处理和多线程的处理以取得更短得运行时间和更好的存储器利用率，这样可以最大限度得利用计算机资源。设计团队可以用Hercules Explorer，一个图形化的界面，来对Hercules发现的问题进行定位和修复。

    Hercules也可以处理可靠性和生产制造中的一些问题象金属打孔，层次化的数据创建。

    ● 随着Hercules融合入Synopsys的 Milkyway通用超深亚微米数据库，他可以避免，侦测并修复在物理层验 证中发现的问题
    ● 采用并行分布式处理和多线程处理并支持64位的系统(可以)加速设计的实现(过程)
    ● 购买了Hercules，数天之内你就可以感受到其不同于现有验证工具的优越能力
    ● 用Hercules的数据创建命令可以进行象层次化的金属填充，通孔插入设计等生成制造中的问题，处理制造中的问题

PrimeTime
全芯片，门级静态时序分析
    PrimeTime?是针对复杂的数百万门全芯片门级静态时序分析器。PrimeTime是一个易于使用的产品，能进行静态时序分析(STA),精确的RC延迟计算，先进的建模和时序验收。对于大型的多时钟的设计，比如包括了综合出的逻辑电路、嵌入式存储器和微处理器核的设计，这是一个理想的工具。PrimeTime的性能使得一个通宵就可以完成百万门级设计的穷尽的时序分析。

    ● 64bit的体系结构允许完成超过千万 门级设计的时序分析
    ● 增量分析减少了小的设计修改所需的运行时间，提高了效率
    ● 精确的RC延迟计算使用SPEF， DSPF中的寄生参数，还可以使用二进制的寄生参数文件以便于有效传输。
    ● 先进的建模能力支持层次化的STA 验收和基于单元的可复用IP的建模
    ● 使用同样的工艺库，数据库和命令， 因此能够无缝的融入Synopsys物理综合的流程
    ● 是所有主要的ASIC供应商所支持的时序验收工具，并且支持先进的代工流程