原创 使用Nios SOC开发包的JPEG编码器／解码器实现

NationalInstitute Of TecJanolOgy

参赛队员：K.V.Viek

                                                                          V．Packiaraj

                                                                           Gajula’Venu

<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

一、系统概述

为了使用Nios片上系统(S<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />0C)开发包来实现JPEG编码器／解码器，本文提出了两种优化的方案，并将使用这些方案所获得的性能与只使用Nios处理器内建(In-Built)指令的性能进行比较。在这两种方案中，通过包括附加用户定义块的方法强化Nios处理器的指令集，以实现硬件密集型功能。在第一个方案中，采用单任务处理方法，即在某一时段要么执行Nios核，要么执行用户自定义块。在第二种方案中，用户定义的块设计成为并发执行多个任务。仅使用Nios处理器内建指令的系统实现已经完成，为DCT开发的用户定义块的系统实现也已经完成。从实现的结果来看，我们发现使用为DCT。开发的用户定义块方法比只使用Nios内建指令集的方法速度提高了785倍。编码器其他子系统的用户定义块也正在实现中，在Nios的基础上通过用户自定义块实现。本文采用的技术也适用于其他需要在软件和硬件之间进行折中的系统。

二、功能说明

随着集成高容量RAM的高密度FPGA的出现，以及作为核的一部分的软核处理器，例如Nios处理器的实现，使完全片上系统(SOC)的实现成为可能。由于SOC的软处理器核的可用性，使用户在器件制造完成后能决定用于某个特定的设计的处理器数量。SOC在两个方向上应用能有效发挥其作用：微控制器或RISC处理器在进行控制和决策操作上十分有效。FPGA则在数字信号处理操作方面效率比较高。根据不同应用的需求，将FPGA核划分为DSP功能和微控制器功能可能是一种有效的实现方法。像System On Programmable Chip(SOPC)Builder这样的软件提供了集成化的开发环境。包括两种语言的程序，也就是高级语言指令和用硬件描述语言实现的用户定义块的指令可以综合到一起，然后编译、下载到可编程芯片中。 

SOPC Builder让我们有二种不同的系统设计方法。第一种方法，整个系统的程序完全用C语言写成，然后编译，下载到可编程芯片上。这种方法用于对时间要求不严格(Critical)，但较复杂并且将是单机工作的系统。它允许用现有的“C代码”来代替重用标准的函数。此外，这种方法不需要同时精通器件构造和HDL编程的程序员。第二种方法对时要求严格的应用系统来说，用C写的程序调用用户定义的函数，这些函数可以是知识产权(IntellectualProprietary，IP)核，或者是HDL写的程序。IP核会使操作速度更快并花费较少的精力在程序开发上，用户只需知道输入和输出的数据格式和信号就可以了。第三种方法足用户定义块开发，使并行执行多条指令成为可能。用C写的程序将数据分发到不同的助能单元中，同时收集结果并给它们输入更多的数据。当运行C代码的核处理器不需要与功能单元交互时，它在空余时问也分担工作量(Workload)，这种方法需要深入理解器什的结构和实现算法以及并发所需的握手方案。但足这种方法可以更好地利用资源，有更快的速度和更少的面积需求。

本设计中,为实现基于SOC的JPEG编码器／解码器，我们使用了以上所有三种方法，但是我们没有使用IP核，而为计算密集型函数开发了我们自己的块。

        JPEG是联合图像专家组开发的图像压缩标准。选择JPEG标准作为实现Excalibur    kit的动机是：JPEG包含一些块，其中一些可以用软件有效地实现，另一些则可以用硬件实现。

Excalibm  kit[l]含一个与FPGA在一起的嵌入式Nios处理器，这使该处理器成为在SOC 上实现JPEG的理想平台。

三、系统构成

        GPEG编码方案如图l所示。假设图像分辨率为640×480像素，每个框图执行的函数如下：

   (4)霍大曼编码。对DC和AC两个系数来说，码元1用变K码(VLC)编码，这足从霍大曼表集得到的，码-兀2使川变K整数码(VLI)编码，其比特长度由图5给出。

图5码元2的变长整数码

  另外，用户添加的定制逻辑电路可以访问存储器和／或访问Nios以外的逻辑电路。使用定制指令，复杂的标准指令程序可以简化为一条指令在硬件中实现。这种特性可以有多种用途，包括在运算密集型(Computation—Intensive)情况下的应用。从SOPC Buildei-町以访问Nios CPU配置向导(Configuration Wizard)，它提供了图形用户界面，f叮以向开发板卜的Nios处理器添加多达5个定制指令。

    例如要做8×1的DCT，也许需要用8个时钟周期来写操作数，然后发出重置信号和开始信号。假定DCT用5级流水线，在5个周期以后，计数器中止操作，现在处理器可以读结果和重新启动整个过程。流水线技术也允许一组数据一个接一个地处理，计数器的中止计数值也应适当调整。

    由于输入寄存器的文件和输出寄存器的文件是定制逻辑的一部分，故没有必要由单独的仲裁来将数据输入定制逻辑或将结果从定制逻辑中取出。这里的开销是需要额外的存储器来存储寄存器文件中的输入／输出数据。

    有两种方案可以实现硬件的霍夫曼编码：一种采用查表的方法；另一种用树编码的方法。这些实现结果和性能可以和软件实现进行比较。

    此外，结合常系数乘法(Constant Coefficient Multiplication，CCM)或流水线分布式算术结构(Pipelined DAA(Distributed Athmetic Architecture))，编码的DCT块可以被进一步改进为实时数据通路单元“乘法器”。

    我们已经测试了以上所有8×8图像子块的块。为了将这些块扩展成为适合于任意大小的图像，PC和Nios板之间的通信可以改进一些，以提高性能。

    定制逻辑块并发执行方案的实现和Nios核打算在将来完成。