原创 SoC处理器的定标原则

半导体器件定标(scaling)在量上的不断进展蕴育着系统级芯片(SoC)器件在设计和结构上质的深刻变化。IC器件定标可以加强功率效率、增加带宽和显著改进功能集成性，而要挖掘出硅的全部性能潜力，还须在设计复杂性管理和改进设计可重用性方面做同样的努力。代表ITRS对半导体定标的一致观点的一个简易技术模型示出了芯片设计上一系列重大变化。较高层次的可编程性可以缓解经济上的压力。专用处理器性能的不断提高和器件的自动生成将使处理器芯核在SoC结构体系中发挥重大作用，诸如从高性能控制到以前只能由硬连接逻辑才可以实现的数据密集型任务等。

系统复杂性将使基于软件的处理器可编程性的发展快于其它SoC可编程性机制的发展。内在的以及可提取的系统级并行性的增加将使专用处理器成为先进SoC的基础构建模块。这一处理器定标模型预计，15年内，有着数千个完整特征的处理器的单芯片设计将很普及，包含数百个处理器的设计更是比比皆是。这一模型还表明，多处理器SoC(MPSoC)的计算性能将每年提升65%。包括专用型在内的处理器，将主导芯片上的逻辑区，而处理器RAM将主导芯片上的存储区。SoC设计的核心问题将从目前子系统、处理器以及逻辑块的设计转向将含有丰富软件的子系统快速而可靠地集成在具有完整硬/软件系统的设计方面。

面对SoC的设计挑战

1965年，戈登-摩尔博士出色地预见到了IC晶体管数量上的指数式增长模式。作为摩尔定律的直接结果，现在工程师们可以把整个系统置于一块芯片上。在0.13微米标准单元制造工艺中，硅密度通常超过10万门/mm2。因此，当今即使一枚低成本的芯片(芯片面积50mm2)也可能有5百万个逻辑门。现今SoC设计的好处人所共知。相比于较低集成度的电路设计，SoC集成将降低产品成本、提高性能并延长电池寿命。不过，SoC的设计人员也受到这些数百万门设计的复杂性的困扰。许多小组报告称，其高达70%的研发工作用在了模块或系统级的验证上。随着SoC设计复杂性和芯片密度的增长，设计时间和成本将会不断迅速攀高。尽管EDA工具有了重大改进，但现行SoC的设计方法无法填补逻辑复杂性与设计师生产率间的空白。此外，单一SoC设计的成本在飞涨。仅一枚芯片的设计和验证成本通常就超过上千万美元。为应对SoC研发的机遇、困难和高昂花费，一些公司正在开发适合多个产品和客户、适用性较强的专用SoC。这样做可为这些公司评估其SoC投资提供所需的规模经济依据。寻求对目标应用领域的最佳支持和广泛应用性之间的恰当平衡是目前电子系统设计的中心课题。

软件可编程性是根本

这种设计挑战驱使嵌入式处理器走入SoC设计更为核心的位置。高级语言的可编程性可同时满足功能性的更迅速开发和对变更要求更敏捷的适应性。数据密集型SoC的功能，特别是对高吞吐量和低功率要求的功能，一般由不可更改的硬连接逻辑担纲。通用的嵌入式RISC芯核一直以来都在处理低性能的用户界面、系统管理和应用控制功能，以应付这些功能的内在复杂性和易变性。但是，通用嵌入式处理器的发展之路存在两个不足。第一，这类处理器进展缓慢。它们一旦有任何新改变，所用硬件和软件工具都要手工研发。处理器设计师会遗漏那些只对特定用途至关重要的特性，同时他们常常也会把不是大家都需要的无关特性加到每次实现中。开发新的处理器方案与软件环境的高成本高投入，制约了为适合目标应用所进行的对处理器架构的微雕细琢。第二，最终产品的复杂性要求把多个不同子系统集成到单一SoC上，半导体器件的定标可以做到这一点。下一代SoC通常将融合重要的控制、信号、媒介、加密和网络处理等子系统。设计的最大难点将不再是各子系统的实现，而是正确和最佳实现所有预期功能的系统设计。当然，没有用于SoC上所有处理器的统一架构和工具，没有易操作的多处理器仿真和通用的软件开发工具，SoC系统集成将难于实现。

处理器定标模型

国际半导体技术蓝图(ITRS)描绘了今后15年半导体工业在硅器件密度和性能上的主流趋势。它作为技术规划的目标曾经推动了摩尔定律的发展。基础半导体技术的不断定标与改进高性能通用处理器架构的预期回报缩减形成鲜明对比。过去15年计算机系统技术和性能的定标经验不能简单地用于今后15年的嵌入式SoC。ITRS蓝图可作为进一步预测SoC设计中处理器作用的基础。这种处理器定标扩展模型具有决定性的一点，即晶体管级的密度增长(如摩尔定律所预测)可以有效地被用来进行电子产品性能、效率和适应性的不断改进。

此模型的建立基于下列所预计的变化：入门级定标：器件尺寸的变小和器件密度的不断增加为在SoC器件上迅速集成电子系统特性提供了技术能力和经济推动力。今后15年，随着典型的批量生产SoC器件的复杂性由数百万门上升到5亿门，技术和经济因素将使SoC设计结构有很大改变。图1对进行标准单元逻辑综合和布局的典型门密度及最差情形时钟速率作了预测。



需遵循的可编程性：SoC设计成本的上升将推动可编程性在更多SoC功能中的运用，以限制研发费用开支和增加潜在制造量。可编程性的增加将使一块IC可以满足很多产品的需要，并可以通过软件迅速并低价地修复设计错误。最终产品在增加功能复杂性的要求上，相对于其它可配置性或可编程性机制而言，更倾向基于软件的处理器可编程性。然而，基于处理器的软件操作不是SoC设计中可编程性发挥作用的唯一形式。源于标准可编程逻辑器件的FPGA逻辑模块也将出现，尽管程序设计模型(一种硬件描述语言而非高级编程语言)和电路效率方面的局限性将可能制约FPGA在可编程接口和专用计算结构的应用。现今，相对于同一IC加工工艺的逻辑单元标准来说，基于FPGA的逻辑存在约5倍时钟速率和密度增加10倍以上等不利条件。如ITRS蓝图所预测，线宽将由现今的130nm缩小到2016年的约22nm，由FPGA架构对线路延迟的高敏感性不但不会减小，反而会继续增加。

定制的处理器：定制的专用处理器将可有效替代硬连接逻辑功能块。图2示出用专用指令集定制处理器的性能效果，并对Tensilica Xtensa架构(T1050)的每MHz EEMBC用户基准性能与Xtensa的基础版本、ARM(64位方案)和MIPS(64及32位方案)进行了比较。定制的处理器快达50倍。

 

但单凭性能就让SoC设计师广泛采纳专用处理器是不够的。还需要具备两种特性：即处理器架构必须拥有高度的适应性以满足精确指令集的应用需要；硬件和软件必须无缝地一并生成，而无需专门的处理器硬件或软件技能，并且不增加验证风险。 此外，从应用源代码完全自动生成新处理器方面来看在降低劳动强度和技能水平、增加处理器架构的最优性方面有着极大的前景。?应用的并行性：系统应用中内在并行性的增长和这种并行性方法的改进，将大量使用小型专用处理器芯核作为先进SoC设计的自然结构。随着SoC集成越来越多的不同功能以及数据流分辩力的增加，所提取的并行性也将增加。多种应用中的性能将只受制于以适当的高带宽、低等待时间、处理器间通信等方式，在一个器件上集成多个处理器的能力。该处理器定标模型预计，小型、扩展的处理器将得到大量使用，先进的设计将纳入数百或数千个通信芯核。许多高性能、数据并行、单指令多数据 (SIMD) 长指令字芯核会在每个芯片上使用。图3示出芯片面积为140mm2下的模型。 多个处理器的集总性能：SoC设计师将利用指令级和任务级两个并行性。专用处理器架构将利用指令级并行性，在单一种算法内，通过矢量(SIMD)和长指令字技术使吞吐量和效率大为增加。多个处理器自然利用任务级并行性。集成式开发工具和处理器生成器将使设计师可以研究由简单的增强型RISC处理器到庞大的长指令字矢量架构的各处理器的扩展范围，他们还将可以探查各种不同的处理器数量和系统拓朴。大量简单处理器和小量复杂处理器的模型产生了相似的整体吞吐量预测。吞吐量集总性能示于图4中(假定芯片面积为140mm2，处理器架构适度扩展)。在较小型简单扩展处理器和较庞大型数据并行处理器两种情形下，性能增长率(年增65%)及绝对值(1013操作/秒)是相似的。 SoC设计的新方法 一种加快多功能数百万门SoC开发的全新途径正在出现。 第一，用可扩展处理器代替寄存器传输级(RTL)设计中的常规嵌入式处理器芯核和硬连接逻辑功能，以缩短设计时间和取得完全可编程性。软件开发工具、仿真模型和硬件优化设计必须由一种单一的源描述生成，以加速研发进程，确保完整性和正确性。 第二，这些专用处理器是定制的，其运行功能与它们所代替的硬性RTL逻辑功能块近乎等效。数据密集型应用中的高性能和易适应性可使这些定制处理器作为SoC设计的基本结构而发挥更大的作用。处理器的这种多方面作用可为控制和数据功能带来更加完整更为普遍的可编程性。单一的可编程多处理器SoC(MPSoC)可用于多种应用和多个客户。随着标准的变化，新功能可以加到软件上，由于避免了SoC的反复(respins)，因而降低了整个研发成本。 一般来讲，硬件和软件的研发均各自依照一套不同的高度专业化的设计技能展开。技能上的差异和协调上的困难使SoC设计变得日趋昂贵、风险高及缓慢。多处理器芯核SoC设计方法学的统一可使系统划分、子系统设计以及硬/软集成变得更快，从而造就出具有更高可重用性和更好投资回报的SoC平台。 基于处理器的SoC设计调节了晶体管不断增长而工程师人数相对不足的矛盾。软件任务层面上的功能说明要比等效的硬件逻辑功能设计简便和快捷得多，因此这种以软件为中心的设计方法蕴藏着更高设计生产率的潜力。而且，专用处理器的使用可保留软件方法的优势，并可使处理器处理许多以前只在硬件逻辑中实现的数据密集型任务。 结语 对数字系统设计的定量预测可以概括为一句话，即“SoC处理器定标的原则”。第一部分：以软件为核心的多处理器SoC设计将成为一种标准的设计方法，典型的片上处理器数量每年上升30%，到2015年将会有数千个处理器。第二部分：典型的基于处理器的SoC的集总计算能力将每年增长65%，到2010年达到每秒1万亿次操作。这种处理器定标模型表明了先进系统级芯片架构清晰的发展远景，典型设计可由功用各异的大量处理器构建。“海量处理器”SoC设计方法使用完全可编程的应用调节处理器作为集成式系统的基本构建功能块。