原创 FPGA设计的验证技术及应用原则

FPGA设计和验证工程师当今面临的最大挑战之一是时间和资源制约。随着FPGA在速度、密度和复杂性方面的增加，完成一个完整时序验证对人力和计算机处理器、存储器提出了更多更高的要求。

随着FPGA器件体积和复杂性的不断增加，设计工程师越来越需要有效的验证方。时序仿真可以是一种能发现最多问题的验证方法，但对许多设计来说，它常常是最困难和费时的方法之一。过去，采用标准台式计算机的时序仿真是以小时或分钟计算的，但现在对某些项目来说，在要求采用高性能64位服务器的情况下，其测试时间却要几天甚至几周。这样，这种方法首先消弭了采用FPGA带来的上市时间和实施成本方面的好处。

FPGA设计和验证工程师当今面临的最大挑战之一是时间和资源制约。随着FPGA在速度、密度和复杂性方面的增加，为完成一个完整时序验证，不仅对人力也对计算机处理器和存储器提出了更多更高的要求。另外，对设计和验证工程师来说(许多情况可能是同一个人)，这为在更短的时限内，以更大信心对当今的FPGA设计在第一次就可实施彻底成功验证提出了更艰巨的挑战。

时序仿真的重要性

为确保设计可以工作及能连续稳定工作，当今的FPGA既需要功能又需要时序仿真。FPGA设计的复杂性在增加，而传统的验证方法论又不再有效。过去，在FPGA设计流中，模拟并非一个重要阶段。但眼下，却成为最关键的步骤之一。当采用类似Xilinx的Virtex-5 FPGA Family等更先进FPGA设计时，时序仿真就变得尤其重要。

传统的FPGA验证方法是：

1.功能模拟

在验证过程中，功能模拟是个非常重要的部分，但不应是唯一部分。当进行功能模拟时，它只对RTL设计的功能性进行测试。它不包括任何时序信息，它也不考虑由实现和优化对原初设计造成的改变。

2. 静态时序分析/形式验证

许多工程师认为为校验设计是否满足时序要求，只需进行静态时序分析。将此作为唯一时序分析方法有很多缺陷。静态分析无法发现当设计动态运行时，才能发现的任何问题。静态分析仅能显示该设计作为整体是否可满足设置和保持要求且一般仅达到施加的时序约束的水平。在实际系统中，动态因素可造成FPGA的时序违规。例子之一是块RAM(Block Ram)冲突。在FPGA器件中，随着双端口块RAM(Dual Port Block Rams)的引入，应留心避免同时读/写同一个区域，否则，读取的数据会不正确。静态分析工具将永远无法发现该问题。类似，若有被误读的时间规范(timespec)，静态时序分析也将难以发现此问题。

3. 在系统测试

实际上，每位工程师都依赖该方法进行最终测试。若设计能在板上工作且通过了各种测试，则该设计就将被发布。这肯定是个非常好的测试，但它也许没能发现全部问题。有时，在一些边界情况(corner-case)被发现前，设计需运行相当长的时间。诸如时序违约等问题并非在所有芯片中都以相同方式显露出来。当发现这些问题时，设计通常已交到用户手中。这意味着为找出此问题所导致的高成本、停工期和挫折感。为能正确完成在系统测试，必须清除全部硬件故障，其中包括与SSO相关的问题、交叉干扰以及其它与板卡关联的问题。若在启动在系统测试前，有需要连接的外部接口，则将延缓产品的上市时间。

从上可知，传统的验证方法不足以进行完整的系统验证。有充足理由进行动态时序分析。

时序仿真是可在其中进行动态分析的唯一方法。许多工程师有令人信服的理由拒绝进行时序分析。一些主要担心问题是：
它很费时；
为执行验证，需要大量存储器和处理器资源；
为没有办法重复使用取自功能模拟的测试基准，必须创制新测试基准；
为因为整个网络表是展开的，所以设计调试成为一件琐事，另外，没办法及时定位问题所在；
为时序仿真显示最坏情况的数量，设计本身可能足够超脱，不至于如此兴师动众；
为并非所有子模块都是在一个环境下进行编程的；
为无法将在各个不同场所编程的部分分开，因为这些部分的设计师应是那些为能进行验证从而对设计有更深刻把握的人。

这些都是正当的关注，这也就是为什么下一节将讨论工程师能做些什么以克服其中某些问题的原因。

在时序仿真中采用Netgen以获得精准结果

Xilinx提出了一种革命性方法以从Netgen中得到用于动态分析匹配的静态时序分析数和时序数。与-pcf 开关一起运行Netgen并指向一个有效PCF文件将确保得自Trce和Netgen的数将互相匹配。

在时序计算时，所有新Xilinx架构都利用了相对最小数(Relative Minimums)的好处。利用相对最小数意味着在设置计算以及相反的保持计算时，将采用最大时钟延时和最小数据延时。目前的模拟器不支持使用相同SDF文件中分别取自MIN域和MAX域的数。基于该限制，Xilinx需要两个不同的模拟-- 一个用于设置，另一个用于保持。

Netgen编写SDF文件，所以，当运行SDFMAX模拟时，将利用最大时钟延时和最小数据延时。SDFMAX保证设计能满足目标器件的设置要求。当运行SDFMIN模拟时，利用最小时钟延时和最大数据延时。SDFMIN保证设计能满足目标器件的保持要求。

改进时序仿真体验

当描述时序仿真时，“总体大于部分的总合”这样一句常语几乎可被反过来说成：“部分的总合大于总体。”后一句话总结了本节所要阐释的内容。为缩短时序仿真所用的时间，我们将不得不依靠“分割后各个击破”的方法。对一个大的展开网络表来说，完成任何形式的验证都将是件费时和枯燥的任务。因此，采取的措施是将网络表分割为多个小部分。

该方法论并非是数字逻辑领域的一场革命，它是一种渐进的沿革。自从HDL出现后，设计师一直喜欢采用基于部分组件的模拟而非整个大设计。问题是，没办法将此手段引入时序仿真。这与在FPGA实现中，在保持层次中所取得的进展不再一样。其基于的理念很简单。许多设计创生于若干更小模块，而验证在各个子模块层次进行。

不久前，推出了一种称为KEEP_HIERARCHY的方法。该方案允许设计在经历实现时也能保持层次。它在改进时序仿真方案方面前进了一小步，但它有助于解决的实际问题是在调试阶段。现在，设计不再是一个展开网络表。后标注的HDL文件具有不同的层次部分以匹配原初设计。现在，当在时序仿真中发现问题时，能容易地多地对故障源进行定位并进行调试除错。正如上面提到的，这只是该特性全面能力的一个过度。

KEEP_HIERARCHY的下一步是生成“多层次文件(Multiple Hierarchical Files)”的能力。这一引入到软件工具中的特性能为层次的各部分编写独立的网络表及相应的SDF(标准延时格式)文件。该特性的引入为与时序仿真一起使用的各种方法敞开了大门。一旦能为层次的各部分编写，则每个时序模块看起来与RTL版本一样。这就支持能再利用在进行功能模拟时使用的测试基准。这在时序仿真中是个长足进步。

现在，工程师不再需要仅为进行时序仿真编写一个独立的测试基准。若已为功能模拟编写了一个测试基准，则几乎不需任何改动就可将其用于时序仿真。位于顶层的端口名称将总是相同的，这样，测试基准就可被再利用。此类设计的主要优势之一是它可容易地定位问题所在。为能充分了解该特性的真实能力，我们将考察一个实际例子。

图1中，子模块A首先由工程团队1生成、子模块B和C由工程团队2生成，另外，IP模块D从第三方买进。这些模块都在不同时间及/或由不同工程师生成，且为了验证每个模块的功能准确性，各模块都用其自己的测试基准进行了验证。一旦成功对各个独立部分进行了验证，它们就被整合进FPGA以进行实现。RTL模拟通常就是这样做的。现在，借助与KEEP_HIERARCHY一起使用MHF(多层级文件)的能力，甚至在进行时序仿真时都可能保持相同策略。

采用该特性能帮助想进行时序仿真的设计师解决他们面临的两个最大难题：1)各个模块重复使用测试基准的能力；2)定位发生问题的具体模块的能力。可有多种途径进行时序仿真。当采用MHF时，因为所有这些模块的顶层端口都保持一致，所以可容易地重复使用RTL测试基准。

以组块形态形成的最终网络表确实可使用户为其RTL等价物选取不同的模块。这样做，用户将可加快模拟的运行时间。RTL几乎永远比结构化网络表等快得多，若有种方法在不影响设计功能的前提下可用RTL替换结构码，则就应尝试这种方法。几乎没一种设计在实现后就尽善尽美。这就是为什么需要进行时序仿真的原因。

采用上述同一个例子，我们可考察如何改进整个设计的速度及可观察性。为得到最短的运行时间，理想的情况是在一个模块上一次仅运行时序仿真。此例中，我们可在子模块A运行时序仿真然后使子模块B、C和D处在RTL形式。一旦我们进行时序仿真并发现一切如预期的一样，就可对任何子模块进行切换并以相同的方式进行测试。采用该方法论还意味着，若在一个子模块中发现了问题，则可容易地定位该问题子模块并将它拿给该模块的设计者进行修改。 若发现多个子模块存在问题，则该方法带来的额外好处是，两(多)个不同工程团队能同时着手解决发现的问题。