基于NiosII的SOPC多处理器系统设计方法-面包板社区

摘要详细地阐述基于NiosIl和FPGA的多处理器系统的实现机制，讨论利用硬件互斥核实现多处理器资源共享的方法，并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术；利用Altera公司提供的QuartusII、SOPC Builder和NiosII IDE等开发工具，通过一个3处理器系统设计实例，验证了设计方法的正确性，实现了3处理器对存储器资源的共享。
关键词 SOPC NiosII 多处理器系统共享存储器

两个或多个微处理器一起工作来完成某个任务的系统称为“多处理器系统”。传统基于单片机的多处理器系统结构复杂，可靠性差；而基于32位的嵌入式软核处理器NiosII的SOPC(可编程片上系统)多处理器系统解决方案，从根本上改变了多处理器系统的设计理念和方法。使用Altera公司的NiosII软核处理器和SOPC Builder工具，可以快速地设计和建立共享资源的多处理器系统。多处理器系统一般用于工作站和使用分载(load-sharing)的复杂算法(称为“对称多处理器SMP”)的高端PC计算。对于大部分嵌入式系统，当SMP的开销太大时，使用多个处理器执行不同的任务，实现不同的功能正引起越来越多的关注。Altera公司的FPGA为开发非对称的嵌入式多处理器系统提供了一个理想的平台。为了提供理想的系统性能，使用SOPC Builder工具可以很容易地对硬件进行修改和调整，从而很快完成不同配置系统的没计、编译和评估。
本文将对基于NiosII的OSPC多处理器系统的实现原理、设计流程和方法进行详细的讨论。

1 NiosII多处理器系统硬件设计
QuartusII 5．O及以上版本支持多处理器系统的创建和调试。多个NiosII处理器能够有效地共享系统资源。由于SOPC Builder允许用户轻松添加多个处理器到系统中，因此建立多处理器系统的难点已不再是硬件的排列和连接，而在于多个处理器的软件设计，使它们正常操作，相互之间不产生冲突。NiosII多处理器系统分为2类：一类是共享资源的多处理器系统；另一类处理器相互独立，之间不进行信息交换。

2 NiosII多处理器系统的资源共享
    资源共享是多处理器系统的强大功能，但必须仔细考虑所要共享的资源，以及不同处理器如何使用共享资源。
2．1 共享存储器
    在多处理器系统中最普遍的共享资源是存储器。共享存储器用于存放任何数据，从指示处理器间通信状态的简单标志，到被多个处理器同时进行计算的复杂数据结构。
    如果存储器中包含不只一个处理器的程序代码，那么每个处理器需要有不同的存储地址。对于程序空间，处理器不能共享存储器的同一区域。如果共享数据存储器，则存储器的数据需要从端口与共享存储器的处理器的数据主端口连接。多处理器之问共享数据存储器比共享指令存储器困难，原因是数据存储器可读／写。如果某一处理器正在对共享存储器的特定区域进行写操作，而同时另一个处理器正在对同一区域进行读或写操作，则很可能出现数据错误，至少使应用程序出错，甚至使系统崩溃。
    共享存储器的处理器需要一个机制来通知其他处理器何时正在使用共享资源，以便不受其他处理器的干扰。
2．2 硬件互斥核
    NiosII处理器允许使用其硬件互斥核部件对共享资源进行保护处理。这个硬件互斥核不是一个NiosII处理器内部的部件，而是一个称为Mutex的SOPC Builder组件。
    互斥核也可看作一种共享资源，提供一个原子的“测试和置位”操作，处理器测试Mutex是否可行。如果可行，就在某个操作中获取它。当处理器结束与Mutex相关的共享资源使用时，释放该Mutex；此时，另一个处理器可能获取了Mutex，使用共享资源。互斥核在物理上并不能防止资源同时被多个处理器访问。运行在处理器上的软件必须被设计为在访问相关共享资源之前总是获取Mutex的。
    在大部分情况下，多个处理器之间应该使用互斥核来保护共享资源。然而，也有一些不需要互斥核的，例如对于单方向或循环的消息缓冲队列，此时只有一个处理器往存储器的某个特殊位置写数据。
    一般地，NiosII不支持多个处理器之间非存储器外设的共享，NiosII硬件抽象层(HAL)库也不支持。NiosII
HAL提供访问Mutex核的API函数如表l所列。

2．3 多处理器地址空间的重叠
在单处理器系统中，不允许多于一个的从外设具有相同的地址空间，原因是这将引起矛盾。然而，在多处理器系统中，只要外设被不同的处理器控制，那么不同的从外设就可以具有相同的基地址。

3 NiosII多处理器系统软件设计
3．1 程序存储器
    在多处理器系统中，多个处理器可能使用同一个程序存储器，每个处理器的程序必须存放在不同的位置。NiosII和SOPC Builder提供一个简单的存储器分区模式，允许多个处理器在同一存储器的不同区域运行各自的软件。分区模式使用处理器的异常地址，可以在SOPC Builder中进行设置。NiosII IDE负责根据异常地址计算出不同代码段链接的位置。如果2个不同的处理器被链接到同一存储器，那么每个处理器的异常地址用来决定处理器软件存放的基地址，其末地址由下一个异常地址或者存储器的末地址决定。对于每个处理器，软件有5个主要的代码段需要被链接到存储器中的固定地址。分别是：
    ·text 实际的可执行代码；
    ·rodata代码段执行时所使用的常量数据；
    ·rwdata读／写变量和指针；
    ·heap 动态分配的存储器；
    ·stack 函数调用参数和其他临时数据。
    在多处理器系统中，对于每个处理器，都希望使用连续的存储区域存储其所有的代码段。在这种情况下，异常地址用来定义2个处理器之间代码存放的分界。
    值得注意的是，异常地址的低6位总是设置为Ox20，因为偏移量OxO是NiosII的复位地址，所以异常地址必须位于其他位置。偏移量选择为Ox20，原因是它与一条指令的缓存行有关。Ox20字节的复位代码初始化指令缓存行，然后跳转到系统的起始代码处。
3.2 启动地址
    在多处理器系统中，每个处理器必须从自己的存储区域启动。为了从同一个非易失性存储器中的不同区域启动多处理器，简单地设置每个处理器的复位地址为所期望的启动地址。在启动地址之间要留出足够的空间存放启动代码。
    NiosII Flash Programmet能够将多个处理器的启动代码编程到一个Flash器件中。Flash Programmer根据每个处理器的复位地址计算Flash内的编程地址。
3.3 Niosll IDE中多处理器系统的运行和调试
    NiosII IDE中包含许多帮助开发多处理器系统软件的工具，最重要的是具有对多处理器同时进行在片调试的能力。在多处理器系统上，多个debug(调试)可同时运行；每个处理器可以单独暂停和恢复，也可以单独设置每个处理器的断点。某个处理器停在一个断点处，并不影响其他处理器的操作。每个debug通道也可以单独打开和停止。在NiosII IDE中，利用一项称为“处理器集合(mul-tlprocessor collections)”的功能，一个操作就可以打开多个处理器的debug通道。multiprocessor collections是被连接在一个配置名字下的每个处理器的debug配置组。使用multiprocessor collections的好处是无论何时打开collections，NiosII IDE都可以打开每个debug通道，而不
用手动打开。也町以用一个操作停止multiprocessor col-lections，但是同时暂停和恢复multiprocessor collections目前不支持。
    multiprocessor collections的打开和停止不是同时的，这意味着在collections中的处理器不能在同一个时钟周期开始执行代码。事实上，不同处理器的启动可能有几秒的延迟。multiprocessor collections的目的是方便打开多处理器系统的debug通道，而不是为了同步处理器。如果需要在较短的时间内启动多个处理器，则需要构建单独的
硬件和软件机制。

4 NiosII多处理器系统设计实例
    下面将利用SOPC Builder建立一个基于标准模板的3处理器、共享片上存储器的NiosII系统，之后在NiosIIIDE中为每个处理器建立一个软件工程。系统功能是：3个CPU的软件将产生要显示的消息，使用硬件互斥核将所产生的不同消息放在共享的消息缓冲区中。cpul将连续检查缓冲区中的新消息，如果发现新消息，就通过jtag_uart显示出来。
    实例的开发环境是QuartusII 5．0或以上版本，开发套件CycloneII Edition和niosII_cycloneII_2c35开发板。
4．1 创建硬件系统
    在标准硬件实例standard．qp的设计基础上，增加2个处理器、2个定时器和1个硬件互斥核组件；另外增加1个消息缓存区message_buffer_ram(片上RAM)，用作3个处理器的消息缓存区。按如下步骤连接共享资源：
    ①使用连接矩阵，将SDRAM连接到每个处理器的指令和数据主端口。允许3个处理器访问SDRAM。
    ②将ext_ram_bus连接到每个处理器的指令和数据主端口。允许3个处理器访问外部RAM和Flash。
    ③将message_buffer_ram连接到每个处理器数据主端口。允许3个处理器访问该存储器。
    ④去除在message_buffer_ram和cpul指令主端口之间的缺省连接。
    ⑤选择System→Auto-Assign Base Addresses，为每个外设分配一个唯一的基地址。
    完成以上操作后，系统配置如图1所示。3个处理器的数据主端口与共享存储器的同一从端口连接。因为cpul、cpu2和cpu3在物理上能够同时将数据写到共享存储器中，软件必须仔细设计以保证存储在共享存储器上数据的完整性。注意：图l所示的系统配置中，只有cpul的数据主端口与jtag_uart相连。

    最后，为3个CPU设置复位和异常地址，创建和编译系统，并下载FPGA的设计文件．sof文件到开发板。
4.2 为多处理器系统创建软件
    在NiosII IDE环境下，为3个处理器系统分别创建6个软件工程，为每个处理器创建一个应用工程和一个系统库工程。之后对软件工程进行编译、运行和调试。
    软件使用硬件Mutex共享一个消息缓存区。3个处理器分别写消息到消息缓存区(count)且循环加1。cpul读消息且通过jtag_uart显示消息。每个处理器运行同样的C文件，但处理器的操作稍有不同。这是通过使用NiosII的cpuid实现的。在NiosII处理器系统中，某个处理器通过写其cpuid控制寄存器的值到Mutex寄存器的OwrqER域来对Mt-tex加锁。cpuid寄存器保持一个静态值，在多处理器系统中，该值唯一地识别一个处理器，且在系统创建时确定。软件执行某个处理器的函数时，首先检查处理器的cpuid，如果cpuid正确，则执行相应函数。工程中的文件为hello_world_multi．c，其中将信息写入缓冲区的功能由以下程序段实现：

如果将信息从jtag_uart输出，那么程序首先判断id是否等于3。因为硬件设计时，只有cpul与jtag_uart相连，而cpul的id的值为3(在系统创建时确定)，cpu2、cpu3的id分别为1和2，且id的值等于cpuid控制寄存器的值加l，可在NiosII IDE环境下读取cpuid控制寄存器的内容。其信息输出的程序如下：

在System Library属性中，第1个工程选择jtag_uart为stdin、stderr和stdout，选择cpul_timer为the Systemclock timer；第2个工程选择cpu2_timer为System clocktimer，验证stdin、stderr和stdout为null，因为这个处理器不与jtag_uart连接；第3个工程选择cpu3_timer为Systemclock timer，其余同工程2。验证这3个工程的SDRAM被选择为Program memory、Read-only data memory、Read／write data memory、Heap memory和Stack memory。
分别经编译、下载、运行后，在终端上显示这3个处理器产生的消息，如图2所示。