原创 Tensilica推动斯坦福团队Smart Memories项目

斯坦福大学Smart Memories项目研发原型SoC设计，帮助用户进行芯片级处理器和存储系统设计。其对Xtensa进行配置,使其作为带有七级流水线, 6?个通用寄存器和一个使用Tensilica指令扩展语言32位浮点的三发射VLIW处理器。Smart Memories团队为存储定义了新的界面,使处理器可以对存储器里面的元数据位做出反应, 进而能够解决各种cache一致性问题。所形成的系统是一个分级多核处理器系统。两颗Tensilica处理器加上少量内存形成一个微系统； 四个微系统和一个可编程的本地内存控制器组成一个子系统；多个子系统通过片上网络连接和内存控制器组成一个Smart Memory芯片。