原创 利用TimeQuest约束双倍数据速（DDR）率源同步接口

  关于怎样来约束源同步IO数据接口的问题,网上有很多讨论，Altera/xilinx也发布了一些文档对于这个问题进行专门说明。但总体感觉，大家对于这个问题的认识还是比较模糊。最近因为项目需要，我也开始细致的研究这一问题，主要参考了Altera(仅以此为例展开讨论)的<<The Quartus II TimeQuest>>,<<AN 433: Constraining and Analyzing Source-Synchronous Interfaces>>等文档，还有其提供的在线课程及论坛的讨论。