原创说说数字隔离器

 2010-1-26 15:31  4654 10 10 分类: 通信

说说数字隔离器<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

本文主要翻译自TI应用手册：The ISO72x Family of High-Speed Digital Isolators。

隔离表现(Isolation Performance)

有三个主要的标准来规范隔离保护，分别为UL1577、IEC 6<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />0747-5-2和CSA。这三个标准都有很多细微的不同，但都提供了比较隔离能力的标准。下图就是对这些隔离器的测试。这三个标准的测试都是想证明隔离器输入输出间的电介质在什么样的电压下会被击穿。

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />

两端隔离电压测试

下表显示了采用不同的三种隔离技术的数字隔离器的隔离表现：

以上的测试数据可以查看芯片的DataSheet，下面是ADuM1100的DataSheet测试数据

抗瞬态的能力(Transient Immunity)

Common-Mode Transient Immunity，共模瞬态抑制，简写CMTI

动态共模干扰抑制指标

这种共模干扰有可能是由于静电放电(ESD)、EFT、浪涌(Surges)和磁场(Magnetic Field)所造成的。

隔离器理论上应该只通过有用信号（差模）(电容耦合隔离器差模和共模信号都能通过)，不通过干扰（共模），对静态干扰的确如此。但对动态干扰，还是不可能完全抑制的，因为两端之间存在分布电容，于是变化非常快的瞬态干扰（用电压变化率dv/dt衡量）就有可能窜到另一端。

Common mode transient immunity in logic high level is the maximum tolerable (positive) dV_CM/dt on the leading edge of the common mode pulse, V_CM, to assure that the output will remain in a logic high state (V_OUT>2.0 V).

Common mode transient immunity in logic low level is the maximum tolerable (negative) dV_CM/dt on the trailing edge of the common mode pulse, V_CM, to assure that the output will remain in a logic low state (V_OUT<0.8 V).

高电平的共模瞬态抑制就是在共模脉冲V_CM上升沿，保证输出为高电平(V_OUT>2.0 V).的所能容忍的电压变化比率dv/dt。

低电平的共模瞬态抑制就是在共模脉冲V_CM下降沿，保证输出为低电平(V_OUT<0.8 V)的所能容忍的电压变化比率dv/dt.。