原创 晶体振荡电路设计

本文全文下载 PDF格式

晶体振荡电路设计

在本文中我们将讨论我们推荐的晶体振荡电路，解释电路中每个元器件的作用并为这些元件的标称值得选择提供指导。最后, 我们将提供一些建议以避免不稳定及起振的问题。

图1，表示了晶体的等效电路。R是串联等效电阻，L和C是晶体的动态电感和电容。Cp是由晶体电极产生的旁路电容。图2，表示了晶体的电抗/频率关系曲线。当晶体工作在串联谐振区间，它可以被当作纯阻性，而且电感和电容的电抗值相等（XL=XC）。串联谐振频率由下面的公式计算：

当晶体工作在并联谐振模式时，它就表现为电感性。此模式下的工作频率是由晶体的负载决定的。晶体的生产厂商会定义晶体并联谐振的负载电容CL （load
capacitance）。在此模式下振荡频率由下面的公式计算：

在并联谐振模式下，通过改变晶体的负载可以使晶体在图2所示的电抗曲线的fs-fa区间的任意位置振荡。我们的晶体振荡电路推进使用并联谐振模式的晶体。

图3是推进的晶体振荡电路图。这种电路中使用的晶体都要求是并联谐振模式的晶体。电路内部的反相电路就像一个AB类的放大器并且提供大约180度的相位转换。由R1，C1，C2

构成的派型网络提供另外的180度相位转换。因此整个环路的相位转换为360度。这满足了持续振荡的一个条件。另一个条件是，为了适合起振和持续振荡电路的闭环增益要求大于等于1。

电阻Rf提供负反馈而且它会设置反相器在高增益线性区间的中间电平的偏置点。这个电阻的阻值很高，通常阻值范围是500K~2M。

电容C1和C2构成了晶体的负载电容。最优化的负载电容值CL是由晶体的生产厂商提供的。下面是计算C1和C2的公式：

Cs是PCB上的寄生电容，计算得典型值是5pF。所以根据上式就可以获得满足公式的C1和C2。通常会将C1和C2选择为等值（采购备料方便）。C1和C2值越大频率振荡越稳定，但是会减小闭环增益从而带来起振的问题。

R1是驱动限流电阻。这个电阻的基本功能是限制反相器的输出使晶体避免过驱动。R1和C1构成了一个分压电路，我们根据使反相器的输出是接近100%电平范围，而反相器的输入是60%电平范围来选择这个分压电路。通常的经验是使R1的电阻与C1在振荡频率上的电抗相等，也就是R1≈XC1。这使反相器的输入等于反相器的输出的一半。我们总是要更加厂家的规格书来考虑晶体自身的电源耗散。对晶体的过驱动会导致晶体的失效。

在理想的状况下反相器会提供180的相移，但是在实际的情况下反相器会有传输延迟，这也会带来附加的相移。为了确保整个闭合网络的相移是n180度。派型网络就应该提供小于180度的相移。R1就可以做到这些。当选择了固定的C1和C2后，通过改变R1就可以调整闭环增益和相位。如果以上的两个条件都满足，R1可以省略。

有些IC在封装内部已经包含了这些外围元件（Rf，R1，C1和C2），也就给电路设计者避免了麻烦。

要点：

选择低串联等效电阻（ESR）的晶体，这有助于电路起振。低ESR还会提供闭环增益。

通过缩短PCB的走线，减少板级的杂散电容。这对持续稳定振荡和电路起振都有帮助。

测试电路在工作时的温度和电压范围以确保晶体起振和持续振荡。

为获得最佳的效果，晶体振荡电路的设计者应该使时钟反相器的输入电平峰峰值大于40%Vdd。插装的晶体通常不能满足这个要求。

为了优化R1，推荐先计算C1和C2。然后，使R1≈XC1。

 frm说：CL（load capacitance)是晶体的一个重要参数，它是由晶体厂商在规格书中提供的。只有了解了这个参数我们才能计算电路中的负载电容值。大家要牢记CL的计算公式。

本文全文下载 PDF格式