shaoziyang

文章：960 阅读：2644298 评论：665 赞：8156

 好友  私信个人主页

文章 960
原创 0
阅读 2644298
评论 665
赞 8156

原创最近签到总出问题

 2015-5-28 09:35  1072 16 22 分类: 工程师职场

这个月签到总是出现问题，不知道为什么很难成功，每次点击签到后，就没有反应了。

签到

写原创有奖励！2024面包板原创奖励正在进行中

上一篇：在开发板上使用彩色排针
下一篇： chipKIT Wi-Fire开发平台

PARTNER CONTENT

换一换> 更多>

新蓝牙6.0协议扩展应用范围

Silicon Labs（芯科科技）蓝牙产品经理Parker Dorris 2024-12-16

概伦电子：以开放心态共绘EDA产业新蓝图

概伦电子 2024-12-30

SK海力士开发出适用于AI数据中心的高容量固态硬盘‘PS1012 U.2’

SK海力士 2024-12-18

SK海力士将在CES2025亮相‘全方位面向AI的存储器供应商’的新蓝图

SK海力士 2025-01-03

文章评论（8条评论）

登录后参与讨论

shaoziyang 2015-6-5 15:38

我这里还是不能直接签到，需要按照网友“淡然一生”的方法，先进个人信息中心才行。

回复

用户1696769 2015-6-2 09:01

Chrome现在是不是好了？我这边测试OK了

回复

shaoziyang 2015-5-30 00:08

这个方法果然可以，多谢！

回复

用户1739561 2015-5-29 08:19

你可以先点到个人信息中心，再点击签到

回复

残弈悟恩 2015-5-28 15:48

问题+1

回复

shaoziyang 2015-5-28 11:12

是的，用Chrome，试过IE和Opera也一样不行。

回复

用户435334 2015-5-28 10:05

楼主也和我一样用的谷歌浏览器吗？我也是签到好几次都没有反应...换其他浏览器又可以，怪事！

回复

用户1696769 2015-5-28 10:00

谢谢反馈，我们查看一下原因。

回复

markman_368591939 2012-10-21 08:29

我一个设计有2个时钟：clk1,20MHz和clk2,40MHz 其实这2个时钟，是由板上PLL产生的，已经由布线保证其上沿对其。 2个时钟同时给PFGA,SDC里面如何约束？

回复

用户120485 2012-3-9 11:30

对于set_input_delay 和set_output_delay 还是有一些疑问。其中的一个就是：reference clock的选择上，在约束input/output delay的时候，参考时钟如何选择呢？altera的一些文档中，提到了virtual clock等等。这一块是不是参考时钟的选择是很灵活的呢？选择不同的时钟参考点，是否估算output delay和input delay就不一样了?

回复

查看更多评论