 

用户133288

文章：16 阅读：64272 评论：5 赞：136

 好友  私信个人主页

文章 16
原创 0
阅读 64272
评论 5
赞 136

原创毫米波技术的国内外发展现状与趋势

 2008-7-16 22:34  9191 11 12 分类: 模拟

毫米波技术的国内外发展现状与趋势<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

chenpufeng@ime.ac.cn

【主要整理与翻译自“mm-Wave Silicon Technology, 60GHz and Beyond, Ali M. Niknejad, Hossein Hashemi, Springer 2008”，以及部分网络资料，如有侵权请勿怪！】

随着千兆比特流（Gb/s）点对点链接通信、大容量的无线局域网（WLAN）、短距离高速无线个人局域网（WPAN）和车载雷达等高速率宽频带通信应用的市场需求不断扩大，设计实现具有高集成度、高性能、低功耗和低成本的毫米波单片集成电路（MMIC）迫在眉睫。

毫米波可以广泛应用于军事雷达系统、射电天文学和太空以及短距离无线高速传输等领域。采用GaAs或InP基的毫米波频段的MMIC已经应用于军事上的雷达和卫星通信中。由于GaAs和InP材料具有较高的电子迁移率和电阻率，因此电路可以获得较好的RF性能，但成本较高。由于受到成本和产量的限制，毫米波产品还没有真正实现商业化。作为成熟的工艺，Si基CMOS具有低成本、低功耗以及能与基带IC模块的工艺相兼容等优点，但是与GaAs相比，其在高频性能和噪声性能方面并不具备优势。然而，随着深亚微米和纳米工艺的日趋成熟，设计实现毫米波CMOS集成电路已经成为可能。

近年来，美、日、韩等国相继开放了无需授权使用的毫米波频段（北美和韩国57-64GHz，欧洲和日本59-66GHz），从而进一步刺激了对毫米波CMOS技术的研究。可以预期，在今后几年里，毫米波CMOS技术将会突飞猛进，成为设计毫米波MMIC的另一种有效的选择。

硅基毫米波的研究起始于2000年左右，同年Berkeley的无线研究中心专门设立了60GHz项目，但是当时很少有人认为硅技术能够应用于60GHz频段。而时至今日，毫米波的研究已经从一项模糊的课题演变至今日的研究热点，引起了工业界与风险投资商的浓厚兴趣。目前，该项研究已经拓展到了商业领域，NEC、三星、松下和LG等消费类电子厂商共同成立了WirelessHD联盟来推动60GHz技术在无压缩高清视频传输中的应用，并于2007年制定了相关协议白皮书。

为何是毫米波？

基于香农定理，我们知道通信信道的最大数据速率，即信道容量C，与信道的带宽BW和信噪比SNR具有如下关系C=BW?log2(1+SNR)。上式表明增加通信数据速率的一个方法就是使用更宽的带宽。信号的关联信息通常被调制在一个载波频率附近，因此，在更高的载波频率处可以获得更宽的带宽。美国的FCC已经分配了几个毫米波的频带用于无线通信的数据传输，如22-29GHz频带分配给短距离应用（如park assist，stop-and-go，blind spot detection），77GHz频带用于长距离的自动巡航控制。

第二个影响通信数据率的因素是系统整体的SNR。不利的是，对于给定距离，在高频处接收到的信号由于以下因素会经受更多的衰减：首先，天线尺寸与载波频率成反比，载波频率越高，天线尺寸越小，导致收集的能量也更少；第二，在高频处空气以及其他物质的高吸收导致信号衰减；第三，多径效应导致信号衰减。更低的SNR减小了通信系统在固定距离下的数据速率或减小了无线通信的距离。干扰信号也会表现得像噪声一样，减小了SNR。有利的是，在高频处的大量的衰减，减少了干扰信号水平，也减少了多径成分；后者引起更小的延迟扩散，使得60GHz这样的毫米波频段非常适合用于短距离的高速无线传输。

毫米波的独特应用

毫米波的潜在应用，包括毫米波成像（mm-wave imaging）、亚太赫兹（sub-THz）化学探测器，以及在天文学、化学、物理、医学和安全方面的应用。感兴趣的重要频率包括90GHz、140GHz，以及300GHz以上或者叫做THz区域。之所以选择致力于这些频点的研究，是因为考虑到其在空气中传播时的信号衰减。很明显，存在各种窗户使得衰减或者最大化或者最小化。60GHz频带由于氧气的吸收，使得它适合于短距离网络应用。而其他的频带，如90GHz是长距离成像的理想选择。

汽车雷达

成像领域的一个很重要的应用是工作于24GHz和77GHz的汽车雷达。今天仅有非常奢侈的汽车装备了毫米波雷达技术。该技术可以在低能见度情况下帮助汽车驾驶，尤其是大雾的天气，以及自动巡航控制和甚至未来高速公路的自动驾驶。

用于医学应用的毫米波成像

毫米波技术的另一个潜在应用是无源毫米波成像（passive mm-wave imaging）。仅通过检测物体在毫米波频带的热量辐射，物体的图像就可以像光学系统一样呈现出来。需要或者是一组接收机或者是移动的终端天线来不停地扫描感兴趣的区域。

高清视频的无线传输

NEC、三星、松下和LG等消费类电子厂商共同成立了WirelessHD联盟来推动60GHz技术在无压缩高清视频传输中的应用。

其他的毫米波技术应用还包括肿瘤检测的医学成像，温度测量，血液循环和水分、氧分测量。在过去的二十年里，这些应用都被强烈地探索着，但是，大部分研究停止或放弃了，原因在于这些传统的系统竞争不过已经存在的MRI或者X射线CAT扫描系统。由于波长太长，这些系统的精度很差。随着硅技术允许大量的接收机阵列被低成本地实现在一块小面积上，我们相信这些应用会重新出现。而且随着频率被推到更高频点，如100GHz以上，波长变得更小，还将出现新的应用领域。

毫米波研究的发展现状

毫米波GaAs集成电路

近年来，在微波、毫米波单片集成电路领域内，最引人注目的是美国国防部发展军事微电子电路总计划之一的MMIC计划，此计划总的目标是开发1-100GHz频率范围内的各种单片电路,且要求其成本低、性能好、体积小、可靠性高、能批量产生。

功率MMIC

随着卫星通信，相控阵雷达和电子战系统的发展，对功率MMIC放大器的需求日益增长，已成为研究的重要领域。在18GHz以下主要是GaAs MESFET和HBT功率MMIC放大器。在18GHz以上，则是PHEMT的功率MMIC放大器。

松下已开发出数字移动通信机用的可低压工作的GaAs功率MMIC。采用数字调谐方式的移动通信机的发射功放要求低功耗和低失真特性，但是近年来通信机的电流、电压逐步降下来，这对相互矛盾的特性很难两全。

针对这一问题，松下专门在FET的结构和电路结构的最佳化上下功夫。在FET结构方面，通过采用最佳栅长及最佳源、漏间距。实现了1.2V的提升电压，为此成功地实现了3.0V下也能工作的高效FET。在电路结构方面，通过把漏偏压电路设置在外部，从而防止了加到FET上的电源电压下降，成为低压下能够工作的电路结构。

另外，模拟出了增益、效益最大，相位漂移量最小的最佳负载电路，正因为在MMIC上实现这一最佳负载电路，所以获得了低失真。

采用以上这些技术开发的GaAs功率MMIC，其功率附加效率为40％，邻接沟道漏泄功率为-56dBc，片子尺寸为<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />1.0mm×1.6mm。

Mitsubishi Electronic研制成用于Ka波段通信系统的MMIC二级功率放大器，在30GHz，输出功率为1.44W，芯片尺寸为1.94mm×2.0mm。

TRW公司采用0.508dmm厚PHEMT MMIC和氧化铝微带组合器研制成3WQ波段PHEMT MMIC功率放大器模块，在45GHz下，峰值效率为25％。

Sanders公司研制成型号为SGPA 07006 CC二级单片微波集成电路功率放大器，频率为37-40GHz。采用本公司的0.15μm GaAs PHEMT工艺。

Triquint Seniconductor公司采用0.25μm PHEMT技术研制成3.48mm²，0.5W，40GHz功率放大器MMIC，在6V漏偏置条件下，二级功率放大器获得小信号增益为15.6dB，在1dB增益压缩下，输出功率为26.5dBm，饱和输出功率为27.9dBm，功率附加效率为26.6％。

TRW公司采用0.1μm AlGaAs/InGaAs/GaAs T栅功率PHEMT研制成二极单片W波段功率放大器。这种MMIC功率放大器在94GHz下线性增益为8dB，最大输出功率为300mW，峰值功率附加效率为10.5％，衬底厚度为0.508dmm。

台湾大学研制成许多单片W波段功率放大器，并可用于远红外本机振荡器和亚毫米波望远镜（FRIST）。这些芯片包括复盖大多数W波段的三个激励器和三个功率放大器，例如频率范围为72-81GHz、90-101GHz和100-113GHz。每种激励放大器和功率放大器分别可提供最小的20dBm和22dBm（160mW）。100-113GHz功率放大器在105GHz时的峰值功率大于250mW（25dBm），这是目前超过100GHz单片放大器的最大输出功率。这些单片芯片采用0.1μmAlGaAs/InGaAs/GaAs T栅功率PHEMT的技术制作，GaAs衬底为0.508dmm。

日本Fujitsu Quantum Device Ltd研制低成本金属陶瓷封装的K波段大功率MMIC放大器模块，并可应用于K波段高速无线系统。这种模块由一个激励放大器MMIC和一个功率放大器MMIC组成，在23GHz和26GHz下总的增益为30dB，P1dB为33dB。这种模块总的性能G（dB）×△f/fo为以前的二倍。

TRW的RF Product Center报道了相关功率增益21.5dB的6W、24％PAE Ka波段功率模块。功率模块由激励放大器、二级功率放大器芯片组成。这种MMIC放大器采用0.15μm InGaAs/AlGaAs/GaAs HEMT技术制作在0.508dmm厚的衬底上，激励放大器的输出功率为27.5dBm，功率增益为10.7dB，PAE为27％。输出功率放大器采用混合的方法，由二片局部匹配MMIC芯片和8路Wilkinson组合器（制作在氧化铝衬底上）组成。这种MMIC功率放大器的输出功率为35.4dBm（3.5W），PAE为28％，相关增益为11.5dB。8路组合器的插入损耗为0.6dB。

低噪声MMIC放大器

Mistubish Electric Corp采用栅长为0.15μm的PHEMT(AlGaAs/InGaAs/GaAs)研制成Ka波段单片低噪声二级放大器，放大器在32GHz下的相关增益为18.0dB时，噪声系数为1.0dB。

日本富士通公司研制成用于LMDS（LocalMulti－PointDistrbutionService）和卫星通信的小型、宽带、高增益K波段PHEMTLNAMMIC。增益和噪声系数在23-30GHz下分别为14.5±1.5dB和1.7±0.2dB。MMIC的芯片尺寸为0.9mm²。这种MMIC的增益密度高达14.4dB/mm²，这是目前所报道的最高水平。

TRW公司采用0.15μm AlGaAs/InGaAs/GaAsHEMT工艺技术研制成高可靠Ka波段低噪声MMIC放大器。在Vds=25.2V，和Ids=250mA/mm的DC偏置下工作，在三个温度（Tambient=235℃Ta=250℃，Ta=265℃）对二级平衡放大器进行了寿命测试。用在室温测定的△S21=1.0dB确定每种温度的失效时间。Ea为1.6eV，在125℃结温下，MTF（mediamtimetofailare）为7×1019小时。

变频器

UK Defence Evaluation Research Ageney研制成用于卫星通信接收机的多功能MMIC，工作频率为43.5-45.3GHz。该电路采用25μm PHEMT GaAs InAsGa AlGaAs生产工艺在GEC Marconi Materials Technology Ltd制作。多功能MMIC在一块芯片上集成一个低噪声放大器、下变频器、本机振荡器、倍频器和缓冲放大器。其芯片尺寸为3.0mm×3.8mm。噪声系数为4.3dB，本机振荡器在0dBm时的变频增益为8dB。

倍频器、混频器

The Universityof Leeds研制成新型77GHz MMIC自振荡混频器。混频器采用单个PHEMT同时做混频和倍频。这种混频器在77GHz下的变频损耗为12dB，70-85GHz的平均变频损耗为15dB。

收/发MMIC

德国Fraunhofer Institutefor Applide Solid Statephysics(IAF)采用双栅PHEMT研制成应用于FMCW雷达系统的小型共面收/发MMIC。该芯片由二级中功率放大器，一个单端电阻混频器，一个环形波导耦合器组成，采用0.15μm GaAs PHEMT技术。在77GHz下，输出功率为10dBm，变频损耗为1.5dB，芯片尺寸仅为1.75mm×1.75mm。

其它MMIC

德国Siemens公司研制成用于毫米波的传感器，特别是汽车雷达系统应用的单片单元（set）。它由高集成收发芯片、一个压控振荡器、一个谐波混频器和中功率放大器组成，这种MMIC的工作频率范围为76-77GHz用GaAs PHEMT来制作。

Fujitsu Quantum Devices Limited采用倒装技术和0.15μm InGaAs/GaAs HEMT工艺研制用于毫米波汽车雷达的76GHz MMIC芯片。芯片单元由一个76GHz放大器（芯片尺寸为1.2mm×1.9mm）、一个76GHz混频器（1.9mm×2.4mm）、76GHz几个SPDT开关（1.2mm×1.9mm）、一个38-76GHz倍频器（1.9mm×2.4mm）、一个38GHz压控振荡器（1.2mm×1.9mm）和一个38GHz缓冲放大器组成。日本Hitachi Ltd，Central Research Lad.研制成用于汽车远程雷达77GHz全MMIC。

为了满足汽车系统的要求，需要研制W波段MMIC。为了适应频率调制连续（FMCW）雷达系统设计了许多MMIC。采用高可靠0.18μm HJFET制作工艺制造毫米波MMIC。

NEC公司为此研制用于低成本汽车雷达的小型、高可靠76GHzMMIC芯片单元。这种芯片单元由一个输出功率为15.2dBm放大器、一块输出功率为11.0dBm的发射机MMIC和一块具有-4.6dB变频增益的接收机组合。

Frace Uniteal Monolitic Semiconducters研制成应用于76.5GHz适应航行（ACC）汽车雷达的毫米波前端。这种ACC雷达基于FSK（FrequeneyShiftKeying）。毫米波模块采用3块MMIC组成单芯片单元来制作。三块MMIC分别为本机振荡器芯片、功率发射芯片和下变频接收芯片。

德国InfineonTechnologies公司采用0.13μm栅（HMET110）和0.18μm栅（HMETTP60）GaAs PHEMT技术研制成二种芯片单元，并可应用于本地多点分配服务（LMDS）系统中。设计频率范围为24-27GHz和27-31GHz。二种芯片单元包括在1dB压缩下（小信号增益为17dB），输出功率为27dBm的二级大功率放大器；具有P1dB=22dBm（17dB小信号增益）的二级中功率放大器；增益为20dB，噪声系数小于3dB的三级LNA；具有9dB变频损耗的一个单平衡混频器和倍频器（二倍频器为24-27GHz，三倍频器为27-31GHz）。

38-42GHz宽带无线系统的第三种芯片单元已于2001年问世。Infineon公司的GaAs PHEMT生产线目前从10.16cm过渡到15.24cm，2001年中期已采用15.24cm GaAs片子。

毫米波Si集成电路

毫米波CMOS集成电路是在基于CMOS射频集成电路（RFIC）的基础上发展起来的。对于CMOS RFIC的研究始于20世纪90年代，在之后的近十年中CMOS技术无论是在工艺、器件还是电路设计上都取得了巨大的进步。

从工艺上来讲，正如摩尔定律预言的那样，CMOS工艺自80年代以来从原先的3-μｍ工艺发展到0.13-μｍ，而目前已经达到了32-nm。另一方面，根据恒电场下的按比例缩小理论，随着CMOS工艺尺寸缩小，CMOS晶体管的特征频率f_T和最大振荡频率f_max将不断提升。在标准90-nm CMOS工艺下， f_T和f_max已经可以达到100GHz以上［Design Consideration for 60GHz CMOS Radios, Chinh H. Doan, Sohrab Emami, David A. Sobel, Ali M. Niknejad, and Robert W. Brodersen, Berkeley Wireless Research Center, IEEE Communications Magazine, December 2004］。

有源和无源器件的设计和建模

[mm-Wave Silicon Technology, 60GHz and Beyond, Ali M. Niknejad, Hossein Hashemi, Springer 2008]介绍了 CMOS有源和无源器件建模的常用方法。

传输线建模对于毫米波CMOS集成电路设计是非常重要的。Carchon等人［CARCHON G, RAEDT W D. NAUWELAERS B. Novel approach for a design-oriented measurement-based fully sealable coplanar waveguide transmission line model[J]. IEE Proceedings Microwaves, Antennas and Propagation, 2001, 148(4):227-232.］提出了一种新的基于定向设计测量的建模方法，根据这种方法设计出的最终模型可以方便地在商业设计软件中实现。Yang等人［YANG M T, HO P P C, YEH T J,et al. On the millimeter-wave characteristics and model of on-chip interconnect transmission lines up to 110 GHz[C] Microwave Symposium Digest, 2005 IEEE MTT-S International. Hsinchu, Taiwan, 2005:1819-1822.］在2005年设计实现了以集总元件构成的RLC传输线模型，能够在高达110-GHz频率范围内表征传输线效应。另外，Yildiz等人［YILDIZ C, SAGIROGLU S, SARACOGLU O. Neural models for coplanar waveguides with a finite dielectric thickness[J]. Int J RF and Microw Computer-aided Engineering, 2003, 13(6):438-446］还首次提出了共面波导的神经网络模型，该模型获得的结果与之前相关文献中已报道的理论值和实验值非常吻合。

晶体管的通用的建模方法是基于准静态（quasi-static）假设，即一个晶体管的毫米波的大信号性能主要是由其直流非线性所控制，与此同时，它的动态性能则可以用外部的寄生参数来建模以捕捉损耗和感应效应，这些效应在毫米波频段特别重要。文献[S. Emami, C. H. Doan, A. M. Niknejad, R. W. Brodersen, “Large-signal millimeter-wave CMOS modeling with BSIM3," RFIC Digest of Papers, pp. 163-166, June 2004.]建议的建模方法学是，把CMOS晶体管模型分为内核部分和外部参量部分。内核部分采用精简BSIM3v3模型，添加的外部参量用于表征因高频而产生的寄生参数。晶体管的三个终端需添加寄生的串联电阻和电感（L_G， R_G，L_S， R_S，L_D，R_D），栅端寄生电阻R_G表征的是多晶硅栅的分布RC本质，寄生电感用于表征晶体管终端互连线的延时效应。终端与终端之间还需添加寄生电容（C_gs，C_gd，C_ds），用于表征晶体管的沟道电容、交叠电容和由外部引线所产生的寄生电容的总和。

CMOS晶体管参数提取的方法有以下几种：利用Agilent IC-CAP从测量数据中直接提取参数［DOAN C H,EMAMI S, NIKNEJAD A M,et al. Millimeter-wave CMOS design[J]. IEEE J Solid-State Circuits, 2005, 40(1):144-155.］、利用器件仿真软件提取参数［JANG J. Small-signal modeling of RF CMOS[D]. Stanford University, 2004.］以及利用电磁场仿真提取参数［YOSHITOMI S, KIMIJlMA H, KOJIMA K, et al. An accurate prediction of high-frequency circuit behavior[J]. Telecommunications and Information Tech, 2005:47-61.］。直接利用测量数据提取参数可以获得较好的精度，但是这种方法的缺点在于需要事先进行晶体管版图设计、流片和测试。而利用二维的工艺和器件仿真不仅可以解决测试可能带来的一定误差，而且提取的参数精度也较高，从而很好地弥补了直接利用测量数据提取参数这一方法的不足之处。另外，Yoshitomit等人［YOSHITOMI S, KIMIJlMA H, KOJIMA K, et al. An accurate prediction of high-frequency circuit behavior[J]. Telecommunications and Information Tech, 2005:47-61.］提出了使用电磁场仿真来提取参数的方法。该方法通过晶体管的版图设计，利用Agilent ADS Momentum进行电磁仿真提取参数，获得了较好的精度，但偏置条件受限制。由于以上所述的三种方法各有利弊，所以到目前为止，还没有出现一种统一、简单和有效的毫米波CMOS晶体管模型参数提取的方法。因此，CMOS晶体管建模还待进一步深入研究。

一个准确的噪声模型对于设计低噪声放大器是至关重要的。文献[M.W. Pospieszalski, “Modeling of Noise parameters of MESFETs and MODFETs and Their Frequency and Temperature Dependence," IEEE Trans. on Microwave Theory and Techniques, vol. 37, pp.1340-1350, Sept. 1989.][ mm-Wave Silicon Technology, 60GHz and Beyond, Ali M. Niknejad, Hossein Hashemi, Springer 2008]中，基于上式的预测，绘出工艺节点与截止频率和最小噪声系数的图，从图中我们发现，在90nm节点，Fmin在60GHz频点可以低到2.5dB，实际测试表明图示结果的较低范围内与实际测试结果在1dB范围内浮动，这是非常令人激动的。例如，测试结果表明毫米波频段（60GHz）在130nm晶体管中可获得3-4dB的最小噪声系数。这个性能水平是足够满足许多应用了。剩余的挑战就在于建立一个能够实际用于低噪声噪声匹配的放大器。

毫米波射频前端关键模块

随着CMOS技术在工艺和器件上的进步，CMOS电路设计在近十几年来也得到了迅猛发展。至今，无论是在哪个工作频段，设计高性能的低噪声放大器（LNA）、混频器（Mixer）和压控振荡器（VCO）总是研究重点。

LNA处于接收前端的第一级，其噪声系数在很大程度上决定了整个前端的噪声性能。Ellinger［ELUNGER F. 26-42 GHz SOI CMOS low noise amplifier[J]. IEEE J Solid-State Circuits, 2004, 39(3):522-528.］[ELlNGER F. 60-GHz SOI CMOS traveling-wave amplifier with NF below 3.8 dB from 0.1 to 40 GHz[J]. IEEE J Solid-State Circuits, 2005, 40(2):553.558.]分别制作了35-GHz和59-GHz的LNA，虽然这两个LNA都是基于90-nm SOI CMOS技术而非标准CMOS技术，但是其性能已经接近甚至超过采用InP实现的LNA。Masud等人［MASUD M A, ZIRATH H, FERNDAHL M,et al.90 nm CMOS MMIC amplifier[C] 2004 IEEE RFIC Symposium, 2004: 201-204.］采用两级放大来提高增益，首次设计实现了在标准90-nm CMOS工艺下的40-GHz LNA。文献[B. Heydari, M. Bohsali, E. Adabi, A.M. Niknejad, “Low-Power mm-Wave Components up to 104GHz in 90nm CMOS,” IEEE ISSCC Dig. Tech. Papers, pp. 200-201, 597, Feb. 2007.]基于90-nm CMOS工艺设计了2个中心频点为61.5-GHz的LNA，分别采用2级共基放大电路和4级共发射极电路，前者增益15dB、噪声系数4-6dB、消耗电流6mA，后者增益20dB、噪声系数4.8-6.2dB、消耗电流10mA。

设计工作在毫米波频段的混频器同样非常困难，Guan等人［GUAN X, HAJIMIRI A. A 24 GHz CMOS front-end[J]. IEEE J Solid-State Circuits, 2004, 39(11): 368-373.］采用0.18-μm标准CMOS工艺设计了第一块24-GHz混频器，随后Emami等人［EMAMI S, DOAN S H, NIKNEJAD A M, et al. A 60-GHz down-converting CMOS single-gate mixer[C] 2004 IEEE RFIC Symposium, 2005: 163.166.］采用0.13-μm标准CMOS工艺实现了第一个60-GHz混频器。

在毫米波收发前端的设计中，VCO是另一个设计重点。VCO和分频器在所有同步电路中起着关键作用。它们组成了PLL的核心元件。早在1988年，Banu就已经制作出了第一块1.4-GHz MOS振荡器，1999年Kleve Land等人报道了第一块10-GHz CMOS振荡器，而在2004年Franca Neto等人［FRANCE-NETO L M, BISHOP R E, BLOECHAL B A. 64GHz and 100GHz VCO's in 90 nm CMOS using optimum pumping method[C] IEEE ISSCC Dig Tech Papers, 2004: 444-445.］实现了第一块104-GHz CMOS VCO。

文献[A. Natarajan et al., “A 77-Ghz Phased-Array Transceiver With On-Chip Antennas in Silicon: Transmitter and Local LO-Path Phase Shifting,” IEEE J. Solid-State Circuits, vol. 41, no. 12, pp. 2807-2819, Dec. 2006.]中设计了一个应用于无线收发机的52-GHz的PLL，包含了一个片上VCO，和一个注锁式（injection-locked）分频器作为第一级。该设计使用fT=200GHz的SiGe BiCMOS工艺，VCO（包括buffer）消耗25mW，分频器锁定频率范围3.1-GHz，消耗电流3.1mA，供电电压2.5V。测试结果显示相位噪声为-95dBc/Hz@1MHz频偏处。

[J. Lee, “A 75GHz PLL in 90 nm CMOS,” ISSCC Dig. of Tech. Papers, pp. 432-433, Feb. 2007.]中，利用90-nm CMOS工艺实现了一个全集成的75-GHz PLL，包含一个差分VCO，分频比为64的分频链路，PFD以及3阶环路滤波器。其中分频器结合采用注锁式、Miller式和静态三种结构来实现，在输入频率和工作频段范围实现了折中。测试结果显示，相位噪声为-88dBc/Hz@100kHz频偏处。

对于VCO来说，相位噪声是一个重要的性能指标。由于电感设计的好坏将直接影响VCO的相位噪声，因此设计具有高Q值和低损耗的电感是至关重要的。当前，在设计几十GHz的CMOS VCO时，通常采用以下四种电感结构：线电感、微带线、共面波导和螺旋电感。Tang NianLuo等人［LUO T N, BAI S Y, CHEN Y J E, et al. A 1-V CMOS VCO for 60-GHz applications[C] 2005 IEEE APMC Proceedings. Taipei, Taiwan, 2005.］制作了50-GHz CMOS VCO，其电感采用线电感结构，电感的仿真Q值在50-GHz能够超过30，最后整个VCO的相位噪声可以达到-96 dBc/Hz@1MHz。Ren ChlehLiu等人［LIU R C, CHANG H Y, WANG C H, et al. A 63 GHz VCO using a standard 0.25 μm CMOS process[C] 2004 IEEE International Solid-State Circuits Conference, 2004: 446-447.］则利用非对称共面带状线（ACPS）结构实现电感，采用0.25-μm标准CMOS工艺制作了63-GHz VCO，其相位噪声达到-85 dBc/Hz@1MHz。虽然螺旋电感在毫米波频段的性能不是很好，但是通过改变形状和结构，螺旋电感仍然可以应用于毫米波CMOS集成电路。Changhua Cao等人［CAO C, KENNETH K O. Millimeter-wave voltage-controlled oscillators in 0.13-μm CMOS technology[J]. IEEE J Solid-State Circuits, 2006, 41(6):1297-1304.］改变了传统螺旋电感的结构，设计出了差分圆形螺旋电感，在0.13-μm标准CMOS工艺下，利用这种结构的螺旋电感，设计实现了59-GHz和105-GHz的CMOS VCO，其相位噪声分别达到-89dBc/Hz@1MHz和-97.5dBc/Hz@1MHz。

脉冲生成器

[B.B.M. Wasanthamala Badalawa and M. Fujishima. 60 GHz CMOS pulse generator. Electronics Letters 2007 Vol. 43 No. 2]实现了一个60-GHz脉冲生成器，可以应用于无压缩的HDTV数据的无线发射链路。该脉冲生成器仅使用CMOS晶体管，采用9层金属的90-nm CMOS工艺，载波频点为62.5-GHz，供电电压1.15V，输出功率-25dBm，输入频点1.5GHz，功耗11.5mW。

集成的毫米波射频前端

最近几年，毫米波CMOS收发前端的研究越来越受到重视。就毫米波CMOS收发前端的系统架构而言，它与工作在低GHz的CMOS射频收发前端的架构几乎相同。

2006年Razavi［RAZAVI B. A 60-GHz CMOS receiver front-end[J]. IEEE J Solid-State Circuits, 2006, 41(1):17-22.］报道了采用0.13-μm标准CMOS工艺制作的第一个60-GHz CMOS接收前端。该接收前端的设计有以下几个特点：首先，采用了折合微带线结构来实现电感和互连线；其次，在LNA设计中采用了共栅极结构；最后，MIXER采用了单平衡混频器结构。整个接收器的增益达到28-dB，噪声系数为12.5-dB，1dB压缩点为-22.5-dBm，总的功率消耗是9mW。

[S. Emami, C. H. Doan, A. M. Niknejad, R.W. Brodersen, “A 60GHz CMOS Front-End Receiver,” ISSCC Dig. Tech. Papers, pp. 190-191, Feb. 2007.]采用130-nm CMOS工艺实现了一个60-GHz接收机。

一个高度集成的60GHz CMOS前端接收机包括一个LNA、一个正交平衡下变频器和一个30GHz VCO，以及一个2倍频器，如下图所示。使用130-nm标准数字CMOS技术，衬底电阻率10欧姆/cm，6层金属，f_T为85GHz，f_max为135GHz。该设计中使用了NMOS来实现电路。整个前端消耗电流64mA，供电电压1.2V。其中使用28.4-29.4GHz Pierce VCO产生倍频器的输入信号。VCO提供-3dBm输出信号驱动50欧姆负载在29GHz。噪声系数为-93dBc/Hz@1MHz频偏处。

[S. Reynolds, B. Floyd, U. Pfeiffer, T. Beukema, J. Grzyb, C. Haymes, B. Gaucher, and M. Soyuer, “A silicon 60GHz receiver and transmitter chipset for broadband communications,” IEEE J. Solid-State Circuits, vol. 41, no. 12, pp. 2820-2831, Dec. 2006.] 采用SiGe BiCMOS-8HP (0.13-μm)工艺，实现了接收机芯片与发射极芯片。

一个高度集成的60GHz ISM频段的接收机和发射机芯片组已经被报道。接收机的NF大约6dB，发射机的P1dB大约10-12dBm，提供了满足许多应用的足够的链路预算。鲁棒性可以维持到85摄氏度。500mW的接收机和800mW的发射机功耗，以及60GHz可获得足够的带宽，意味着可以通过好的能量效率来实现数据传输，这对于电池驱动设备是必需的。

毫米波研究的发展趋势

毫米波CMOS建模问题仍是今后研究的重点，其中包括器件模型的建立、模型参数的提取以及模型参数随偏置条件和特征尺寸的减小而产生非准静态效应的问题。

为了满足高速无线应用要求，毫米波无线系统将变得更加复杂，无线收发前端的架构将朝着多输入多输出（MIMO）系统发展，调制方式将采用正交频分复用（OFDM）。为此，就要求新研发的毫米波CMOS集成电路具有更高的性能，比如发射器的输出功率必须大大低于功率放大器（PA）的1dB压缩点以保证线性度的要求；接收器必须具有变化增益以支持高动态范围；LNA的增益至少达到15 dB，噪声系数小于4.5 dB，线性度IIP3大于-10 dBm；而VCO的相位噪声必须低于-95 dBc/Hz@1MHz。