一直没有搞懂Dual Clock中, use seperate input and output clock 是什么意思。
最开始选择use seperate input and output clock ，结果仿真一直错误。后来才发现这个output clock和自己的理解不一样，
这个outclock是连接到q的register，rdaddress还是连接到了inclock，那这个output clock 是什么作用呢？
- 上一篇： ModelSim仿真MegaFunction
- 下一篇： Altera FPGA开发软件安装指南
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
用户1359586 2011-07-07 11:49
- 一个简单字符驱动
- 网上常见的一个linux字符驱动，见 http://www.dzsc.com/data/html/2009-5-31/76528.html insmod test.ko lsmod 就可...
-
- FPGA自己产生reset
- 遇到一个FPGA没有外部的reset，只能自己产生了，这么简单一个问题居然想了很久才实现。在modelsim仿真是对的，还没有实际操作，也希望和大家讨论一下module reset_generatio...
-
- SRAM的时序约束
- http://blog.ednchina.com/ilove314/198969/message.aspx#85821 读SRAM时序约束分析分析了SRAM的IO计算，但是没有讲如何具体的计算和Ti...
-
- CCS6000安装问题
- http://bbs.21ic.com/icview-39374-1-1.html在安装CCS6000的时候，运行ccs6000.exe的时候，碰到好几机子都装不上。主要问题是在安装到“compone...
-
- matlab 函数：sprintf
- for i="1:20" j="sprintf"('%03d',i)endj =001j =002j =003j =004j =005j =006j =007j =008j =009j =01...
-
- 有着十三亿人众的孔孟之乡没有一个教育家
- 耶鲁大学校长 小贝诺.施密德特 曾任耶鲁大学校长的小贝诺?施密德特，日前在耶鲁大学学报上公开撰文批判中国大学，引起了美国教育界人士对中国大学的激烈争论。 对中国大学近年来久盛不衰的“做大做强”...
EE直播间
更多
-
无线前沿新技术与测试技术峰会-线上直播 直播时间： 12月05日 09:30 -
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源 直播时间： 12月06日 10:00 -
全面掌握功率表应用及校准 直播时间： 12月10日 10:00 -
提升毫米波信号测试精度 直播时间： 12月18日 14:00
关闭
站长推荐
/2 
/2
-
返回顶部
-
用户1359586 2008-8-3 20:13