最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户1359586
文章：485 阅读：1351225 评论：102 赞：2438
好友 私信 个人主页

原创 Quartus 的注意事项

2008-8-8 16:01 3791 5 5 分类: FPGA/CPLD

1. 顶层图的连线，注意Bus的命名也需要加上[x..0]标明宽度。


5a298b2c-1b8c-40be-959f-c701af0111a5.jpg


2  二分频


c8c4ab5c-ecad-4c43-95d2-9d69eb16a155.jpg

写原创有奖励！2024面包板原创奖励正在进行中

文章评论（0条评论）

登录后参与讨论
用户1359586
文章：485 阅读：1351225 评论：102 赞：2438
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
5
关闭 站长推荐上一条 /2 下一条
  • 帖子
  • 博文