原创 谈谈模块的的引脚布置和ESD问题

在前面一篇博客中总感觉讲的不够详细，这里把东西补充一下，然后画一些图看起来容易些一些，并且补充一些材料。

我们在设计接插件的时候要注意，引脚相邻距离，在不断的插拔过程中，引脚可能弯曲，这样会引起严重的断路事故，这是不被允许的。

我们在处理时，最便宜的方法就是把引脚直接连接到地平面上去。
有两种情况要注意：
第一是引脚附近有射频接受模块，这些引脚的接地可能会造成射频接受性能的降低，这时不能使用接地的方式了，必须使用ESD的电容和放电电阻来消除静电的影响了。
第二是引脚附近有电源或者HSD输出的时候，考虑把这些引脚接电容，ESD电容和放电电阻不一定接到地，也可以接到阻抗低的电源。

我们也要注意电容安放的位置，不能离引脚太近，这样会导致波峰焊没有足够的距离放挡板，会导致不同引脚的桥接。如果距离过远会导致电容起不了大作用，静电直接耦合到相邻引脚上去。

我们知道MCU对于ESD来说是非常脆弱的，ESD会引起MCU的Reset或者损坏。同样的静电电容一点程度上起到吸收短脉冲能量的作用，对于电容的选择，我在上篇博客中引用了电容供应商的一些经验，这里把一种估计的方法引入进来。

如何估计呢，我们知道交流阻抗为1/sC，忽略R1的值，我们可以估计得到在各个频率点上，分压为
Vapplied=(Cgun)*(V.ESD)/(C.ESD)。而电容的耐受值我们一般认为是常态电压的2.5倍。

大多数器件都对ESD很敏感很脆弱，如Mosfet，三极管，它们的门级是非常脆弱的，不过现在随着工艺的改善，在很多芯片内部都接了防静电的clamped二极管。不过这也对我们对地平面的设计提出了要求。以后有机会谈谈这个问题吧，不过我对PCB也仅仅是纸上谈兵的，没有怎么画过图，谈谈原则还是可以的，真让我去布就有点抓虾了。