原创 上拉,下拉电阻起什么作用

2008-7-15 09:28 2437 5 6 分类: 模拟

1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
2、OC门电路必须加上拉电阻,以提高输出的搞电平值。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗, 提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。


对于TTL或CMOS,到底要不要加, 加上拉或下拉, 根据具体电路决定. 一般原则为:


1.若只有上臂OC输出的门电路, 再接至下一级高阻输入时, 一般要加下拉.


2.若只有下臂OC输出的门电路,则需加上拉.


3.若具有上\下臂输出的门电路, 则不般不需加.


具体数值,要根据驱动能力,线长,频率,静电要求,省电要求等等确定.

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

ilove314_323192455 2008-7-15 11:22

学习
相关推荐阅读
用户138048 2010-01-18 15:49
Quartus2相关文档
以下是压缩包内的几个文档The advantages of LPM.pdfLPM quick reference guide.pdfDescription of LPM modules.pdfInst...
用户138048 2010-01-17 23:39
Verilog Coding Style Proposal_final.pdf
...
用户138048 2010-01-17 23:37
Accelerating Design Cycles Using the Quartus II So
...
用户138048 2010-01-17 23:35
使用ModelSim进行设计仿真.pdf
...
用户138048 2010-01-17 23:33
timing analysis
...
用户138048 2010-01-17 23:16
异步FIFO的Verilog设计.pdf
...
EE直播间
更多
我要评论
1
5
关闭 站长推荐上一条 /3 下一条