原创 数字电路的个人理解

数字电路包括组合逻辑和时序逻辑。

组合逻辑由基本的“与非或”门组成，而基本的“与或非”由底层的晶体管或CMOS组成。组合逻辑完成逻辑的瞬时变化，不能被储存状态。

而时序逻辑目标就是记录前一状态，（数字电路有许多状态需要记忆，然后从一个状态变化到林外一个状态，从而完成各种工作流程，这也是VHDL中状态机之所以重要的原因），状态的变化可以是同步（由给定的时钟做触发），或异步的（只要相应的触发状态有效，不一定是时钟）。在触发有效前，该状态是处在被记忆的状态。

从某种意义上来说数字电路就是”状态的变换+信号的变化”。状态的变换换句话说就是状态机内状态的变化（时序电路的设计实际上就是状态机的设计），这个由记忆器件完成。而信号的变化大部分由组合逻辑完成，当然状态的变化也会产生信号的变化。

一般时序电路设计的过程是：明确设计要求（输入，输出，确定状态）-->二进制状态表--->触发器数量确定（型号如D触发器）---->根据状态表，得到输出函数，激励函数（触发器的输入的值的等式）------》按照函数，得到逻辑电路（以上为同步时序设计方法）。从设计过程中可以看到，基本是确定状态，然后用触发器表示状态，然后确定触发器的激励函数。

而这些状态的记忆则是通过D触发器来完成的（触发器由与或非门组成，与或非门由相应的CMOS或其他组成）。

但是数字电路本质上还是模拟的，因为数字电路无论什么器件多是由模拟来完成的。只是我们判断上是大于某一值为‘1’。世界是模拟的。

个人的理解。欢迎大家补充