原创 FPGA下载中的错误提示

1    、AS模式下：

          can't recognize silicon ID for device 1

       处理办法：很可能是AS口或串行配置芯片出了问题。我曾经在一个实验室板子AS下载好着，结果搬了次家到另个房间，就出现这个问题。我曾尝试过把SOF文件转化为JIC文件（具体方法附1），结果：error:Flash loader IP not loaded on device 1 排除了N多问题后，重新焊接了个EPS4，解决!

2、JTAG模式下：

           There are no Nios2 cpus with debug modules available match the values specified!

我做了个很简单的包含nios的SOPC，JTAG模式下载到了自己的Cyclone2板子..
然后用IDE编译了个 hello_word_small，就是很简单的打印 hello word.
run as nios2 hardware。


结果却是：
               There are no Nios2 cpus with debug modules available match the values specified!
然后让我重新下载！


（另外晶振100MHZ也是正常。我直接把晶振输出连接到了 FPGA芯片的clk_p引脚）

处理：（1）、检查板子硬件连线

            （2）、sof文件是否下载正确

             如果还不行，则分下面三种情况：

             2.1、虽然下载软件显示successful configured,但config_done引脚并没有被拉高

             这种情况很有可能是JTAG口的输入时钟信号线TCK（pin_1）的PCB设计有缺陷。我的板子这条线设计时就没有考虑好。我用示波器测试发现波形很乱（测试点不要选在JTAG口，而应在靠近芯片处!）建议如下：该线足够宽、少打过孔或无过孔、线直、不宜过长。后来我飞了条线，JTAG就能够正常下载逻辑，config_done也拉高了。

          2.2、虽然JTAG下载时软件显示successful configured,且config_done引脚被拉高

              如果你的板子时AS模式下载+JTAG模式，有可能是如下情况：其实由于2.1所述原因，JTAG并没有下载成功，config_done也没有被拉高。但由于AS模式上电自动配置的原因，CONFIG_DONE其实是被AS串行配置芯片拉高！这种现象比较迷惑人，后来我故意破坏了AS的一条连线，再按照2.1所述解决问题了！

         2.3、虽然JTAG模式下载逻辑在板子上测试显示正常运行，但用IDE通过JTAG口通信时，依然

There are no Nios2 cpus with debug modules available match the values specified!

              这种现象最郁闷，耽误了我不少时间！首先软件检查设计失误，如PLL、CPU正确使能（注意分清是低还是高电平使能或reset）。如果整个流程都没什么问题，可以考虑在TCK靠近FPGA处加上一个100欧的串行电阻和100pf的电容（一头接电阻，一头GND）。我发现板子在没有加电容时其实已经能够正常下载，并板子测试正常，但IDE通信时好像对杂波要求特别苛刻。加上之后就OK啦！

          最后提示不要把多个工程建立在同个IDE工作平台下，也可能导致上面问题。

Regards!

附1：

1 在“文件”里选择“Convert Programming Files”，出现对话框后

2 在programming file type里选.jic

3 在configuration device里选择相应的串行配置器件

4 file name选择转换文件

5 选sof data，单击add file选择sof文件

6 flash loader单击add device选择FPGA器件

然后OK生成JIC文件，后面的事情跟JTAG下下载一样，只是将文件类型选为JIC文件。