以SiO2为栅介质时,叫MOS器件,这是最常使用的器件形式。历史上也出现过以Al2O3为栅介质的MAS器件和以Si3N4为栅介质的MNS器件,以及以SiO2+Si3N4为栅介质的MNOS器件,统称为金属-绝缘栅-半导体器件--MIS器件。
以Al为栅电极时,称铝栅器件。以重掺杂多晶硅(Poly-Si)为栅电极时,称硅栅器件。它是当前MOS器件的主流器件。硅栅工艺是利用重掺杂的多晶硅来代替铝做为MOS管的栅电极,使MOS电路特性得到很大改善,它使VTP下降1.1V,也容易获得合适的VTN值并能提高开关速度和集成度。
硅栅工艺具有自对准作用,这是由于硅具有耐高温的性质。栅电极,更确切的说是在栅电极下面的介质层,是限定源、漏扩散区边界的扩散掩膜,使栅区与源、漏交迭的密勒电容大大减小,也使其它寄生电容减小,使器件的频率特性得到提高。另外,在源、漏扩散之前进行栅氧化,也意味着可得到浅结。 selfalignedpoly-siliconprocess自对准多晶硅工艺
铝栅工艺为了保证栅金属与漏极铝引线之间有一定的间隔,要求漏扩散区面积要大些。而在硅栅工艺中覆盖源漏极的铝引线可重迭到栅区,这是因为有一绝缘层将栅区与源漏电极引线隔开,从而可使结面积减少30%~40%。
硅栅工艺还可提高集成度,这不仅是因为扩散自对准作用可使单元面积大为缩小,而且因为硅栅工艺可以使用“二层半布线”即一层铝布线,一层重掺杂多晶硅布线,一层重掺杂的扩散层布线。由于在制作扩散层时,多晶硅要起掩膜作用,所以扩散层不能与多晶硅层交叉,故称为两层半布线.铝栅工艺只有两层布线:一层铝布线,一层扩散层布线。硅栅工艺由于有两层半布线,既可使芯片面积比铝栅缩小50%又可增加布线灵活性。
当然,硅栅工艺较之铝栅工艺复杂得多,需增加多晶硅淀积、等离子刻蚀工序,而且由于表面层次多,台阶比较高,表面断铝,增加了光刻的困难,所以又发展了以Si3N4作掩膜的局部氧化LOCOS--Localoxidationonsilicon (又称为MOSIC的局部氧化隔离工艺LocalOxidationIsolationforMOSIC),或称等平面硅栅工艺。
扩散条连线由于其电容较大,漏电流也较大,所以尽量少用,一般是将相应管子的源或漏区加以延伸而成。扩散条也用于短连线,注意扩散条不能跨越多晶硅层,有时把这层连线称为“半层布线”。因硼扩散薄层电阻为30~120Ω/□,比磷扩散的R□大得多,所以硼扩散连线引入的分布电阻更为可观,扩散连线的寄生电阻将影响输出电平是否合乎规范值,同时也因加大了充放电的串联电阻而使工作速度下降。因此,在CMOS电路中,当使用硼扩散条做连线用时要考虑到这一点。
当在NMOS的栅上施加相对于源的正电压VGS时,栅上的正电荷在P型衬底上感应出等量的负电荷,随着VGS的增加,衬底中接近硅-二氧化硅界面的表面处的负电荷也越多。其变化过程如下:当VGS比较小时,栅上的正电荷还不能使硅-二氧化硅界面处积累可运动的电子电荷,这是因为衬底是P型的半导体材料,其中的多数载流子是正电荷空穴,栅上的正电荷首先是驱赶表面的空穴,使表面正电荷耗尽,形成带固定负电荷的耗尽层。
这时,虽然有VDS的存在,但因为没有可运动的电子,所以,并没有明显的源漏电流出现。增加VGS,耗尽层向衬底下部延伸,并有少量的电子被吸引到表面,形成可运动的电子电荷,随着VGS的增加,表面积累的可运动电子数量越来越多。这时的衬底负电荷由两部分组成:表面的电子电荷与耗尽层中的固定负电荷。如果不考虑二氧化硅层中的电荷影响,这两部分负电荷的数量之和等于栅上的正电荷的数量。当电子积累达到一定水平时,表面处的半导体中的多数载流子变成了电子,即相对于原来的P型半导体,具有了N型半导体的导电性质,这种情况称为表面反型。
根据晶体管理论,当NMOS晶体管表面达到强反型时所对应的VGS值,称为NMOS晶体管的阈值电压VTN(ThresholdvoltageforN-channeltransistor)。这时,器件的结构发生了变化,自左向右,从原先的n+-p-n+结构,变成了n+-n-n+结构,表面反型的区域被称为沟道区。在VDS的作用下,N型源区的电子经过沟道区到达漏区,形成由漏流向源的漏源电流。显然,VGS的数值越大,表面处的电子密度越大,相对的沟道电阻越小,在同样的VDS的作用下,漏源电流越大。
当VGS大于VTN,且一定时,随着VDS的增加,NMOS的沟道区的形状将逐渐的发生变化。在VDS较小时,沟道区基本上是一个平行于表面的矩形,当VDS增大后,相对于源端的电压VGS和VDS在漏端的差值VGD逐渐减小,并且因此导致漏端的沟道区变薄,当达到VDS=VGS-VTN时,在漏端形成了VGD=VGS-VDS=VTN的临界状态,这一点被称为沟道夹断点,器件的沟道区变成了楔形,最薄的点位于漏端,而源端仍维持原先的沟道厚度。器件处于VDS=VGS-VTN的工作点被称为临界饱和点。
在逐渐接近临界状态时,随着VDS的增加,电流的变化偏离线性,NMOS晶体管的电流-电压特性发生弯曲。在临界饱和点之前的工作区域称为非饱和区,显然,线性区是非饱和区中VDS很小时的一段。继续在一定的VGS条件下增加VDS(VDS>VGS-VTN),在漏端的导电沟道消失,只留下耗尽层,沟道夹断点向源端趋近。由于耗尽层电阻远大于沟道电阻,所以这种向源端的趋近实际上位移值?L很小,漏源电压中大于VGS-VTN的部分落在很小的一段由耗尽层构成的区域上,有效沟道区内的电阻基本上维持临界时的数值。因此,再增加源漏电压VDS,电流几乎不增加,而是趋于饱和。
这时的工作区称为饱和区,左图显示了器件处于这种状态时的沟道情况,右图是完整的NMOS晶体管电流—电压特性曲线。图中的虚线是非饱和区和饱和区的分界线,VGS<VTN的区域为截止区。
事实上,由于?L的存在,实际的沟道长度L将变短,对于L比较大的器件,?L/L比较小,对器件的性能影响不大,但是,对于短沟道器件,这个比值将变大,对器件的特性产生影响。器件的电流-电压特性在饱和区将不再是水平直线的性状,而是向上倾斜,也就是说,工作在饱和区的NMOS器件的电流将随着VDS的增加而增加。这种在VDS作用下沟道长度的变化引起饱和区输出电流变化的效应,被称为沟道长度调制效应。衡量沟道长度调制的大小可以用厄莱(Early)电压VA表示,它反映了饱和区输出电流曲线上翘的程度。受到沟道长度调制效应影响的NMOS伏-安特性曲线如图所示。
双极性晶体管的输出特性曲线形状与MOS器件的输出特性曲线相似,但线性区与饱和区恰好相反。MOS器件的输出特性曲线的参变量是VGS,双极性晶体管的输出特性曲线的参变量是基极电流IB。
衡量沟道长度调制的大小可以用厄莱(Early)电压VA表示,它反映了饱和区输出电流曲线上翘的程度。
文章评论(0条评论)
登录后参与讨论