原创 迎接纳米级IC设计挑战 DFM应成为普及化概念

2009-9-22 20:09 1415 3 3 分类: FPGA/CPLD
迎接纳米级IC设计挑战 DFM应成为普及化概念
作者:    时间:2007-08-16    来源:www.edires.net 
 
       有鉴于半导体产业正试图解决可制造性设计(DFM)问题,参与月前在美国举行之SemiconWest展会上的一场小组座谈的EDA产业专家表示,可以从可测试性设计(design-for-test,DFT)的技术发展历程中取经。

该场小组座谈会的主持人、市场研究公司GarySmithEDA总裁GarySmith表示:「真正的DFM是个大问号,如果它跟随DFT的脚步,得花上几年时间才能在设计社群中扎根。」他指出,半导体公司基本上是把DFT强迫推销给设计工程师,而且工程师们花了几年时间才接受它;现在半导体制造商也需要强迫设计和制程工程师采用各种DFM工具和方法。

由Si2组织所组成的一个新联盟目前正式定义DFM为「design-for-manufacturability」,而非「design-for-manufacturing」。IBM的著名工程师LarsLiebman是Si2标准努力的积极分子,他表示,该定义更为精确地反映了「设计需要让正确的“诀窍(hook)”被无瑕疵地制造出来」的理念。

Smith认为,为了最大化组件的良率,有必要掌握整个供应链的环境:「如果你不了解整个半导体产业基础架构,不是无法推出适合市场口味的的产品,就是不能解决各种问题。」

CakeTechnology总裁兼执行长RichardTobias则表示,对无晶圆厂设计公司来说:「在过去,要从各个晶圆代工厂取得DFM资料可是很麻烦的事情。」他指出,产业界在130奈米节点面临不少讯号完整性的问题,不过在90与65奈米节点,透过一些工具流程的协助,该议题就非常容易厘清,他建议应继续将DFM的概念带到45nm及更精细的制程。

ClearShapeTechnologies的行销与业务发展副总裁NitinDeo表示,设计业者必须因应许多变量,例如当设计概念与实际硅芯片生产结果不符,或是遇到投片失败、良率等问题。因此他认为晶圆代工厂必须告诉设计业者如何达成可制造性设计,尤其在45奈米节点,晶圆厂应该提供以模型为基础的分析,以取代设计规则检查。


show_label.gif标签:  纳米  IC  DFM

PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
3
关闭 站长推荐上一条 /3 下一条