原创 Verilog用于仿真的任务和函数

2008-9-4 13:55 7170 5 7 分类: FPGA/CPLD


  • Verilog读取当前仿真时间的系统函数

    $time,$realtime,和$stime函数返回当前仿真时间。

    $time返回一个64位整数时间值。

    $stime返回一个32位整数时间值。

    $realtime返回一个实数时间值。

    返回值使用`timescale定义的时间单位。

    $timeformat控制时间的显示方式。

  • Verilog支持文本输出的系统任务:

    $display:输出参数列表中信号的当前值,并自动换行。

    $write:与$display相同,但不会自动换行。

    $strobe:与$display相同,只显示稳定的信号值。

    $monitor:监视参数列表中的变量,显示任何信号的变化
PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

用户446645 2014-5-14 16:58

谢谢分享,非常感谢

ilove314_323192455 2008-9-4 18:58

……
相关推荐阅读
用户1415682 2009-11-26 14:13
sdram布线(等长)及建立时间,保持时间的问题
        差分时钟控制在+-50mil以下,严格的差分走线;控制信以及地址线要和时钟线等长,线长不超过+-100mil.至于数据线,没有必要和时钟线,地址线以及控制线等长。每8个bit也就是一个...
用户1415682 2009-07-18 09:18
单点接地 多点接地
单点地要解决的问题就是针对“公共地阻抗耦合”和“低频地环路”,     多点地是针对“高频所容易通过长地走线产生的共模干扰”.    低频电路中,信号的工作频率小于1MHz,它的布线和器件间的电感影响...
用户1415682 2009-07-06 18:01
BT.656并行数据结构(转)
BT.656并行接口除了传输4:2:2的YCbCr视频数据流外,还有行、列同步所用的控制信号。如图3所示,一帧图像数据由一个625行、每行1 728字节的数据块组成。其中,23~311行是偶数场视频数...
用户1415682 2009-07-06 17:42
视频信号的垂直消隐和水平消隐
水平和垂直消隐所有的游戏机都有一个刷新动作,用来重新定位电子枪显示可见的数据。如电视机,它分为NTSC制和PAL制, NTSC制每秒刷新60次, 而PAL制每秒刷新50次。电子枪从左到右画出象素,它每...
用户1415682 2009-05-25 15:25
HCS300 301滚动码防盗器编码芯片介绍
一、前言 传统的用于单向传输的安防产品主要采用固定编码集成电路,如PT2262、PT2272、AX5326、AX5327等编解码芯片。但由于此类编解码芯片的编码长度有限,码形格式固定不变。十分易于在空...
用户1415682 2009-04-24 15:29
相频特性和幅频特性
         当系统的输入为正弦信号时,则输出的稳态响应也是一个正弦信号,其频率和输入信号的频率相同,但幅度和相位发生了变化,而变化取决于角频率ω。若把输出的稳态响应和输入正弦信号用复数表示,并求...
EE直播间
更多
我要评论
2
5
关闭 站长推荐上一条 /3 下一条