原创 Altera FPGA配置全过程！（一）

       一个器件完整的配置过程将经历复位、配置和初始化等三个过程。FPGA正常上电后，当其nCONFIG管脚被拉低时，器件处于复位状态。这时所有的配置RAM内容被清空，并且所有的I/O处于高阻态。FPGA的状态管脚nSTATUS和CONF_DONE管脚也将输出为低。当FPGA的nCONFIG管脚上出现一个从低到高的跳变以后，配置就开始了，同时芯片还会去采样配置模式（MSEL）管脚的信号状态，决定接收何种配置模式。随之，芯片将释放漏极开路（Open-Drain）输出的nSTATUS管脚，使其由片外的上拉电阻拉高。这样，就表示FPGA可以接收配置数据了。在配置之前和配置过程中，FPGA的用户I/O均处于高阻态。而在一些器件中，如Stratix系列、Cyclone系列、APEX II、APEX 20K、Mercury、ACEX 1K和FLEX 10K器件，用户I/O在配置前和配置中，内部带有可选的弱上拉电阻，大小通常为几万欧姆。