原创 【博客大赛】示波器测量之波形捕获率

2012-3-29 10:16 2116 11 12 分类: 测试测量

在测量过程中,高的波形捕获率对于示波器来说很重要,它可以提高示波器捕获随机事件和低概率事件的能力

在说明波形捕获率之前,首先需弄清楚死区时间的概念。

何谓死区时间?即:两次采集之间,示波器触发释抑、重新准备下一次采集、数据处理时间的总和。死区时间可能比采集时间长,而且长很多。下图显示了一个波形捕获周期的示意图。波形捕获率即为捕获周期时间的倒数

2012-03-27_160954.jpg

 

在上图中,捕获的死区时间包括固定死区时间和可变死区时间两部分。固定死区时间取决于各个仪器的架构本身。可变死区时间则取决于处理所需的时间,它与设定的捕获样本数(记录长度)、水平刻度、采样率以及所选的后处理功能有关(例如,插值、数学函数、测量与分析等)。

死区时间过长容易导致一些关键信号信息丢失。如下图所示。

2012-03-27_162014.jpg

根据以下公式,如果波形捕获时间(即:样本数*分辨率,或10格*水平刻度)、波形捕获率和信号事件发生概率均已确定,那么增加测量时间可加大捕获并显示信号事件的概率

3333.jpg

其中:

       P:捕获偶发重复信号事件的概率 [单位是 %]

       GlitchRate:信号故障频率(例如,重复脉冲干扰)[单位是 1/s]

       T:有效捕获时间或波形显示时间(记录长度/采样速率,或记录长度 * 分辨率,或 10 * 时间量程/格)[单位是 s]

       AcqRate:波形捕获率 [单位是 wfms/s]

       Tmeasure:测量时间 [单位是 s]

 

下面举例说明。

例一:

假定毛刺出现频率为10次每秒,观察时间窗口为50ns(10格*5ns/div),观察时间为5s。

按上述公式进行计算如下:

(1)若波形捕获率为1000次波形每秒:

          死区时间%=(1ms-50ns)/1ms=99.995%

          毛刺捕获概率P=100-100*(1-10*50ns)1000*5s=0.25%

(2)若波形捕获率为100万次波形每秒:

         死区时间%=(1us-50ns)/1us=95%

         毛刺捕获概率P=100-100*(1-10*50ns)1000000*5s=91.8%

见下图所示。

2012-03-28_101733.jpg

 

例二:

假定某个信号带有一个每秒重复10次的异常。要使该信号显示在示波器上,所采用的水平刻度为10ns/div,如果所用显示屏有10个水平格,则可以计算100ns的有效捕获时间。为了确保捕获所需信号事件的置信度较高,需要达到99.9%的概率。现在,所需的测试时间取决于示波器的波形捕获率,结果见下表:

                           表1 捕获重复异常信号所需时间

20110127_1227101_image007.jpg

 

因此,波形捕获率和水平刻度、记录长度、采样率的设置都有关系。在实际测量过程中,需要根据实际的被测信号在这些参数设置中找到一个平衡点,以最高的捕获概率查看波形,提高调试效率。

 

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户1259054 2012-5-15 13:59

ASUS的? 支持你啊
相关推荐阅读
asus119_412419641 2013-07-17 23:41
Allegro使用小结
1、解决Allegro在大鼠标模式下的拖影问题(尤其在Win7系统下) 大鼠标去掉拖影的设置方法:在env文件里面一句set infinite_cursor_bug_nt 注意:在pcbe...
asus119_412419641 2013-07-15 23:37
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-07-15 22:03
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-07-15 21:58
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-06-30 23:28
Cadence Allegro导网表的错误问题解决
  在Allegro导入网表的时候,有时候会出现这样一个错误问题,如下:   ------ Oversights/Warnings/Errors ------   #1   E...
asus119_412419641 2013-04-24 17:22
[博客大赛]关于OrCAD Capture CIS导网表出现问题的解决方法
在Capture CIS中完成原理图编辑修改后,导出网表时,出现了以下错误:   #192 ERROR(ORCAP-36004): Conflicting values of part n...
EE直播间
更多
我要评论
1
11
关闭 站长推荐上一条 /3 下一条