原创 浅谈工程师之系统观念

2012-6-3 17:03 1483 15 17 分类: 工程师职场

当今,对于电子工程师来说,接触的大大小小的项目越来越多,团队越来越大,项目的分工也越来越细越明确,对于这样的情形,工程师们应该如何有效的提升自己的系统设计能力呢?尤其是对于那些不太安分的工程师来说。这里就闲谈一下个人的感悟,如何更有效的提升自己的系统观念。

打一个不恰当的比喻:在进行项目实现时,我们每一个工程师就犹如一个砖瓦工在进行砌墙。整个项目就像是在实现一间屋子(或者更大的:一栋大楼,一个小区。。。),有的人负责砌正面墙,有的人负责天花板,有的人负责地面,还有的人负责左右两边的墙面,等等。假如是在砌正面墙,那么我们在考虑如何砌好这面墙的同时(这个是本职工作,必须做好),还应该附带的多考虑它与地面、天花板、左右墙面等部分该如何衔接,这就需要多考虑一下整个屋子的结构了,有意识的培养自己这种全局意识,而不是仅仅砌好自己的正面墙就完了。在下一次做更大的项目时,比如要负责一个屋子了,那么在完成这整间屋子的同时,你再有意识的考虑一下整栋楼的结构,考虑你的这间屋子如何与它周围的房间的衔接等。再下一次,可能就要负责一栋楼了,然后在做好自己本职工作的同时再考虑一下这一片区的结构布置等。

当然,所有这些的前提条件是必须把自己负责的那一部分本职工作做好,而不能舍本求末,盲目的追求大的、系统性的东西。我们不能在砌一面墙的时候,就想如何建一栋楼、如何布置一个片区的事情,这样就有点好高骛远了,而应该脚踏实地、通过一步步的不断积累来提高自己的系统意识,提升自己的专业高度。正所谓不能一口吃个大胖子,凡事需要一个过程,只要把过程都做好了,结果一般也都不会太差了。

以上只是个人的一点见解,有不恰当的地方还敬请各位大虾们指正。

文章评论2条评论)

登录后参与讨论

用户1626498 2014-3-27 21:59

我现在小公司 现在啥都做 嘿嘿

用户377235 2012-6-7 12:50

是这样,比喻得很好
相关推荐阅读
asus119_412419641 2013-07-17 23:41
Allegro使用小结
1、解决Allegro在大鼠标模式下的拖影问题(尤其在Win7系统下) 大鼠标去掉拖影的设置方法:在env文件里面一句set infinite_cursor_bug_nt 注意:在pcbe...
asus119_412419641 2013-07-15 23:37
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-07-15 22:03
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-07-15 21:58
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-06-30 23:28
Cadence Allegro导网表的错误问题解决
  在Allegro导入网表的时候,有时候会出现这样一个错误问题,如下:   ------ Oversights/Warnings/Errors ------   #1   E...
asus119_412419641 2013-04-24 17:22
[博客大赛]关于OrCAD Capture CIS导网表出现问题的解决方法
在Capture CIS中完成原理图编辑修改后,导出网表时,出现了以下错误:   #192 ERROR(ORCAP-36004): Conflicting values of part n...
我要评论
2
15
关闭 站长推荐上一条 /2 下一条