1、多核系统的模型

论文首先介绍了多核系统的模型，如下图所示：

图1 系统模型

要想理解这张图中的BCE几FastCore的准确含义，需要参考《Amdahl's Law in the Multicore Era》（Computer·2008）

图2 系统模型2

(a)图中有16个BCE（Base Core Equivalent）；(b)图是四核对称处理器，每个核对应图1中的FastCore，由4个BCE组成；(c)图显示的是非对称多核处理器，对应图1中的右图

2、加速比公式

论文接下来介绍了两个公式

图3 加速比公式

其中，f表示软件执行过程中可并行化部分的时间比例，n表示片上资源BCE的数量（图2中，n=16），另外，每r个BCE构成一个FastCore，这个FastCore只能执行串行代码，且其性能加速比为perf_seq(r)。

3、对U-core进行建模

U-core指的是Unconventional cores（非传统核），例如：custom logic，FPGA和GPGPU。包含U-core的异构系统模型如下图所示

图4 U-core模型

加速比公式如下图所示：

图5 U-core的加速比公式

其中，u表示在相同面积的前提下，U-core对BCE的性能加速比。另外还有个参数Φ，表示面积相同的前提下，U-core的功耗和BCE功耗的比例。

加速比公式中n和r需要受下图中的约束条件约束（不知道约束条件是怎么得到的）

图6 约束条件

4、实验

测试平台

测试算法

结果

图7 实验结果

5、预测

根据ITRS（International Technology Roadmap for Semiconductors）的预测，未来高性能处理器的引脚数、工作电压等指标如下图所示

图8 ITRS预测图

根据ITRS的数据，论文得出一组数据（论文6.1节）；此外，通过改变贷款、功耗、芯片面积等参数，论文又得出一些数据（论文6.2节）

通过分析这些数据，回答了论文中提出的三个问题：

1）未来的片上多核系统是否应该集成custom logic，FPGA，GPGPU等逻辑？回答是肯定的

2）custom logic是否总是最佳选择？考虑到带宽的限制，custom logic不一定是最佳选择

3）如果降低功耗是主要设计目标，custom logic是否是最佳选择？在并行度较高的情况下，custom logic的能效率明显高于其他类型的U-core