原创 PCB布板的一些规则要点

最近刚拿到的一份资料，可惜没有电子档，只好自已打，跟大家分享一下了

1 . 串扰（CrossTalk）是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是：

      加大平行布线距离，3W原则

      在平行线间插入接地的隔离线

      减小布线层与地平面地距离

2 . 对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合

3 . 走线的方向控制规则，即相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线

4 . 走线的开环和闭环检查

     一般不允许出现一端浮空的布线(Dangling Line) 

    主要是为了避免产生“天线效应”，减少不必要的干扰辐射和接受，否则可能带来不可预知的结果。

5 . 器件的去耦规则

     单板上每个小规模以上的集成芯片的电源和地衬里得要用0.01uF的独石电容或瓷介电容进行退耦。多的大规模集成电路芯片应另加1~3个10uF的钽电容退耦，4~10个中大规模集成电路也应使用1~3个10uF的钽电容退耦，高速电平转换器件、高速CPU、CPLD、FPGA、DSP建议采用1000pF+0.1uF+10uF钽电容方式退耦

6 . 器件布局规则

    主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。通常将高频的部分布设在接口部分以减少布线长度，当然，这样的布局仍然要考虑到低频信号可能受到的干扰。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。