原创 IBIS与SPICE模型对比及电磁干扰简介！（转贴）

什么是IBIS模型
IBIS(Input/Output Buffer Information Specification)模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。. v/ w9 M6 n: U( G# Z
! B; B; v' ?( |1 m
IBIS规范最初由一个被称为IBIS开放论坛的工业组织编写，这个组织是由一些EDA厂商、计算机制造商、半导体厂商和大学组成的。IBIS的版本发布情况为：1993年4月第一次推出Version1.0版，同年6月经修改后发布了Version1.1版，1994年6月在San Diego 通过了Version2.0 版，同年12 月升级为Version2.1 版，1995 年12 月其Version2.1 版成为ANSI/EIA-656 标准，1997年6月发布了Version3.0 版，同年9月被接纳为IEC 62012-1标准，1998 年升级为Version3.1版，1999年1月推出了当前最新的版本Version3.2版。
IBIS本身只是一种文件格式，它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。欲使用IBIS进行实际的仿真，需要先完成以下四件工作：
O( X* i6 z- j4 b, P& A
(1)获取有关芯片驱动器和接收器的原始信息源；
(2)获取一种将原始数据转换为IBIS格式的方法；2 d  ^" I  I. j8 z- U
(3)提供用于仿真的可被计算机识别的布局布线信息；! p: y  k" D9 u, K2 {( `8 s
(4)提供一种能够读取IBIS和布局布线格式并能够进行分析计算的软件工具。6 x- D. n( Y% {" h) I
IBIS是一种简单直观的文件格式，很适合用于类似于Spice(但不是Spice，因为IBIS文件格式不能直接被Spice工具读取)的电路仿真工具。它提供驱动器和接收器的行为描述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用IBIS模型来说明它们最新的门级设计工作，而不会给其竞争对手透露过多的产品信息。并且，因为IBIS是一个简单的模型，当做简单的带负载仿真时，比相应的全Spice三极管级模型仿真要节省10～15倍的计算量。
f8 p' O
IBIS提供两条完整的V－I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V－I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。
IBIS模型的优点1 j  F; B. Q# G, G% x

由上可知，IBIS模型的优点可以概括为：$ I/ @& x0 M0 U; E% k8 d% U) ^
3 U+ F3 }: Q- j  d" Z8 P6 W
1、在I/O非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与ESD结构；
2、提供比结构化的方法更快的仿真速度；
3、可用于系统板级或多板信号完整性分析仿真。可用IBIS模型分析的信号完整性问题包括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS尤其能够对高速振荡和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为及一些用物理测试无法解决的情况；
4、模型可以免费从半导体厂商处获取，用户无需对模型付额外开销；
5、兼容工业界广泛的仿真平台。
SPICE仿真的备选方法是I/O缓冲器信息指标(IBIS)。 起初，Intel开发IBIS是用来让用户访问精确的IO缓冲器模型，而无需冒泄露知识产权的危险。IBIS指标现在由EIA/IBIS开放论坛维护，拥有很多来自于IC和EDA供应商的会员。
IBIS模型的核由一个包含电流、电压和时序方面信息的列表组成。 这对于IC供应商而言，极具吸引力，因为IO内部电路被视为黑盒。 未推出电路和工艺方面的晶体管级信息。 5 _+ k6 h& B2 z: W8 q. G

IBIS模型的仿真速度比SPICE的快很多，而精度只是稍有下降。 非会聚是SPICE模型和仿真器的一个问题，而在IBIS仿真中消除了这个问题。 实际上，所有的EDA供应商现在都支持IBIS模型，并且它们都很简便易用。 大多数器件的IBIS模型均可从互联网上免费获得。 可以在同一个板上仿真几个不同厂商推出的器件。  k" `- W' q. u9 n5 L
8 ?5 G$ K# y+ p# z- z6 K7 Q) y
IBIS模型的缺点8 P4 Y% s5 `7 }/ t8 T! z/ w

当然，IBIS不是完美的，它也存在以下缺点：/ p# k7 Y- |" `

1、多芯片厂商缺乏对IBIS模型的支持。而缺乏IBIS模型，IBIS工具就无法工作。虽然IBIS文件可以手工创建或通过Spice模型自动转换，但是如果无法从厂家得到最小上升时间参数，任何转换工具都无能为力；
2、IBIS不能理想地处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的电路；
3、IBIS缺乏对地弹噪声的建模能力。IBIS模型2.1版包含了描述不同管脚组合的互感，从这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模方式，当输出由高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行为。& n6 j5 r- b! v* @  K9 J7 C% K
  n1 p) C! s! B* m+ c. T
什么是SPICE模型
SPICE(Simulation Program with Integrated Circuit Emphasis)。随着I/O开关频率的增加和电压电平的降低，I/O的准确模拟仿真成了现代高速数字系统设计中一个很重要的部分。通过精确仿真I/O缓冲器、终端和电路板迹线，您可以极大地缩短新设计的面市时间。通过在设计之初识别与问题相关的信号完整性，可以减少板固定点的数量。 - b$ ~' _- O$ S+ z, X( G
) x4 i+ R+ C! ~1 A0 ~
传统意义上，SPICE分析用在需要高准确度的IC设计之类的领域中。然而，在PCB和系统范围内，对于用户和器件供应商而言，SPICE方法有几个缺点。 9 U6 |* A. O' c5 x. T2 I6 i4 t! P

由于SPICE仿真在晶体管水平上模拟电路，所以它们包含电路和工艺参数方面的详细信息。大多数IC供应商认为这类信息是专有的，而拒绝将他们的模型公诸于众。
虽然SPICE仿真很精确，但是仿真速度对于瞬态仿真分析(常用在评估信号完整性性能时)而言特别慢。 并且，不是所有的SPICE仿真器都是完全兼容的。 默认的仿真器选项可能随SPICE仿真器的不同而不同。 因为某些功能很强大的选项可以控制精度、会聚和算法类型，所以任何不一致的选项都可能导致不同仿真器的仿真结果的相关性很差。 最后，因为SPICE存在变体，所以通常仿真器之间的模型并不总是兼容的；它们必须为特定的仿真器进行筛选。
o9 C. M; ~6 }/ Q
什么是电磁干扰(EMI)和电磁兼容性(EMC)
电磁干扰(Electromagnetic Interference)，有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络。在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。
T
自从电子系统降噪技术在70年代中期出现以来，主要由于美国联邦通讯委员会在1990年和欧盟在1992 提出了对商业数码产品的有关规章，这些规章要求各个公司确保它们的产品符合严格的磁化系数和发射准则。符合这些规章的产品称为具有电磁兼容性EMC(Electromagnetic Compatibility)。
 e
什么是信号完整性(signal integrity)( R  C9 R1 L  K4 i1 p
8 v1 ]9 C- p/ ]8 }
信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等。/ ?& D! g4 w: \3 y. t3 d! w
9 R" p1 v" M4 d% u2 q
什么是反射(reflection)
反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部分被反射了。如果源端与负载端具有相同的阻抗，反射就不会发生了。源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。
# P  O) S$ e/ r* F
什么是串扰(crosstalk)1 I( q8 O. k6 |# b1 |0 y

串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。5 \4 b: p' j$ H4 w

什么是过冲(overshoot)和下冲(undershoot)
 g4 q( W! ]4 z
过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作，导致过早地失效。过分的下冲能够引起假的时钟或数据错误。' a% F+ z$ j1 ^% V0 r5 [6 _6 e

什么是振荡(ringing)和环绕振荡(rounding)
f) ?; n5 y7 M8 ~5 R
振荡的现象是反复出现过冲和下冲。信号的振荡和环绕振荡由线上过度的电感和电容引起，振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。/ e6 I2 r5 ^3 b( `

什么是地电平面反弹噪声和回流噪声
在电路中有大的电流涌动时会引起地平面反弹噪声(简称为地弹)，如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面(0V)上产生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。由于地电平面(包括电源和地)分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V，3.3V，5V等。所以在多电压PCB设计中，地电平面的反弹噪声和回流噪声需要特别关心。2 Z7 A. I- z  `$ m8 I* a" @2 J
6 {8 x% T+ Z/ Y) a
在时域(time domain)和频域(frequency domain)之间有什么不同5 t/ x: v6 M: Y

时域(time domain)是以时间为基准的电压或电流的变化的过程，可以用示波器观察到。它通常用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲(overshoot)、下冲(undershoot)以及建立时间(settling times)。
 D  S7 c) U2 a6 r# v
频域(frequency domain)是以频率为基准的电压或电流的变化的过程，可以用频谱分析仪观察到。它通常用于波形与FCC和其它EMI控制限制之间的比较。
什么是阻抗(impedance)
 t7 o+ \0 n" c
阻抗是传输线上输入电压对输入电流的比率值(Z0=V/I)。当一个源送出一个信号到线上，它将阻碍它驱动，直到2*TD时，源并没有看到它的改变，在这里TD是线的延时(delay)。4 e+ d7 o3 V2 |, z& Y0 o
5 s! j9 J8 m9 `8 P* M( V  \
什么是建立时间(settling time)
 N' |: r" ^- p0 R; ~
建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间。+ e# t  L: _8 h
" n! u& ~! ]$ s" t% {
什么是管脚到管脚(pin-to-pin)的延时(delay)
管脚到管脚延时是指在驱动器端状态的改变到接收器端状态的改变之间的时间。这些改变通常发生在给定电压的50%，最小延时发生在当输出第一个越过给定的阈值(threshold)，最大延时发生在当输出最后一个越过电压阈值(threshold) ，测量所有这些情况。
 G0 ^8 i& A1 i* E, S7 \
什么是偏移(skew)
 q2 I6 g. j3 K7 {4 c2 V
信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被用于在逻辑门上时钟和数据达到的时间偏差。
 n" E* i4 ^8 f. x: `
什么是斜率(slew rate)
Slew rate 就是边沿斜率(一个信号的电压有关的时间改变的比率)。I/O的技术规范(如PCI)状态在两个电压之间，这就是斜率(slew rate)，它是可以测量的。% r3 p2 z5 w2 X  X  r0 C' `; i
$ ?0 x( h5 G+ X5 k
什么是静态线(quiescent line)+ {4 C! ]+ I# v$ {& v- q& K4 O  A7 o

在当前的时钟周期内它不出现切换。另外也被称为 "stuck-at" 线或static线。串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换。- }. j: Y9 ]& y* ~- K) z

什么是假时钟(false clocking) 9 F/ P+ i( b, I2 x1 g; G% \/ b( g
0 x5 P. j- d1 C' ^0 q. h
假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。