原创 小绿人笔记1 : 小绿人开始了-介绍

2009-12-18 21:48 3044 2 2 分类: MCU/ 嵌入式

前言:<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />



终于... 开始这个主题了!在毕设里 这家伙就是我的核心功能,说实话对他又爱又恨,


不过最后想了想从失败的地方爬起来才是成功的王道。那么开始今天的主题吧,



说道小绿人,我曾经毕设之前GOOGLE很多次,关于他的详细制作经过真的很少~为了完成它,还特意从最基础的概念学期, LED 8 * 8 阵列, LED 32 *16 阵列, 很讽刺的话说马来西亚的半导体业在东南亚是数一数二,在槟岛既然买不到一个LED阵列,啊哈哈!很讽刺吧,很讽刺吧!



我的第一个作品是 LED 8 * 8 , 为了是制作 LED阵列的模块~


第一次的制作,使用PCB 执着的阵列模块真的很脑残(目前还保留着)


第二次的制作,可以说有点疯狂 是 LED 32 * 16 ,基础是源万能电路板


http://www.jiangx.net 第二次的制作真的学到很多概念,在这里很感谢万能电路板的博主。


第三次的制作,就是毕设的制作,这一次挑战的是 LED 16 * 16 , 硬件的制作是从 


LED 32 * 16 , 简化过来的。



制作开始:


点击看大图



使用的单片机是STC89c52rc, 74hc245作为驱动, 74LS154作为位选, P0口和P1口分别输送模码。 至于 Transistor 8850 是用来放大电流 , 电阻 100 ohm 和 1k ohm 分别用来保护 LED 和 Transistor。 详细原理和运行过程这里就不详解了,自己去 GOOGLE吧。 



一些眼睛犀利的朋友已经看到那个 Relay 的存在了,那是 PLC 和 这驱动电路的中间点,可以无视 24v 的 PLC 信号电压直接给单片机传输信号。这也不是重要点,重要点就是该电路执行怎样的功能?



显示"小绿人"信号


f27b2a80-abff-4306-a9fd-41db1b5fbdf0.jpg



和显示“行人停的信号”



9af220fd-97cb-4671-b414-e5533b6aca0a.jpg



制作的过程真的很挑战手艺和耐心尤其是LED 16 *16 阵列, 全部 256 LED都是以手工的方式焊上, 使用了万能电路板最为地板,然后LED都是以行对行,列脚对脚的方式进行焊接。(没有办法,就是买不到led阵列)


1a0feb9c-d0c0-4bcd-9fe9-9999dc9afdba.jpg



为了使接线更好的链接,还特意用收缩橡胶进行牢固的工作。老实说这一次的制作笔第二次的制作来得更轻松了,因为从第二次制作中吸取很多教训。



b7b69433-59ef-4ed8-a9be-6fccc2f21ba3.jpg



完整驱动电路就是这个样子的,很丑陋吧 ~最左边的就是74ls154,在该IC下方的金属就是12Mhz晶振, 中间的就是单片机了,至于右方的IC 74hc245, 它们分别链接PO口和P2口,负责送模码和驱动的工作,而右上方的是电源终端。



以上的图片是毕设过后的保留品,至于最左边,和最右边似乎还隐隐约约看到很多黑孔,它们都是用来与LED阵列连线用的,不过已经被我“分尸了”?



在这里您可能会起疑“为什么要将它与LED阵列分开呢?”,如果您确实看过我的日记,你就会发现到我的毕设结果是一团糟,问题发生在-“这里的讲师不懂欣赏什么是单片机”还狠狠的批评了我的小组,是不是很讽刺呢?您可想而知我这里的教育水平是达到什么样的“高”程度。最后狠下心来将该作品狠狠的破坏了,因为我相信自己可以制作出更好的东西来。



学不好电子电路,单片机的朋友,不用过于灰心,您要知道您已经比我“这里的家伙”好多了,只要继续努力就行,至于学不好就慢慢学,老天不会辜负有心人的。



今天就介绍到这里吧~


下一个笔记就给你们送上完整的原理图,源码,和该作品的功能。



(文章写得不好真的很抱歉~中文只有小学程度而已,见谅了)

文章评论0条评论)

登录后参与讨论
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
0
2
1
2
3
4
5
6
7
8
9
0
关闭 热点推荐上一条 /2 下一条