原创 高速高密度PCB设计面临新挑战

来源:中国IT实验室   

http://www.hampoo.com


面对高速高密度PCB设计的挑战，设计者需要改变的不仅仅是工具，还有设计的方法、理念和流程。

随着电子产品功能的日益复杂和性能的提高，印刷电路板的密度和其相关器件的频率都不断攀升，工程师面临的高速高密度PCB设计所带来的各种挑战也不断增加。除大家熟知的信号完整性（SI）问题，Cadence公司高速系统技术中心高级经理陈兰兵认为，高速PCB技术的下一个热点应该是电源完整性（PI）、EMC/EMI以及热分析。
 

而随着竞争的日益加剧，厂商面临的产品面世时间的压力也越来越大，如何利用先进的EDA工具以及最优化的方法和流程，高质量、高效率的完成设计，已经成为系统厂商和设计工程师不得不面对的问题。
　　

热点：从信号完整性向电源完整性转移
 

谈到高速设计，人们首先想到的就是信号完整性问题。信号完整性主要是指信号在信号线上传输的质量，当电路中信号能以要求的时序、持续时间和电压幅度到达接收芯片管脚时，该电路就有很好的信号完整性。当信号不能正常响应或者信号质量不能使系统长期稳定工作时，就出现了信号完整性问题，信号完整性主要表现在延迟、反射、串扰、时序、振荡等几个方面。一般认为，当系统工作在50MHz时，就会产生信号完整性问题，而随着系统和器件频率的不断攀升，信号完整性的问题也就愈发突出。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等这些问题都会引起信号完整性问题，导致系统工作不稳定，甚至完全不能正常工作。

信号完整性技术经过几十年的发展，其理论和分析方法都已经较为成熟。对于信号完整性问题，陈兰兵认为，信号完整性不是某个人的问题，它涉及到设计链的每一个环节，不但系统设计工程师、硬件工程师、PCB工程师要考虑，甚至在制造时也不能忽视。解决信号完整性问题，必须借助先进的仿真工具，如Cadence的SPECCTRAQuest就是不错的仿真工具，利用它可以在设计前期进行建模、仿真，从而形成约束规则指导后期的布局布线，提高设计效率。随着Cadence 在今年6月推出的专门针对千兆赫信号的仿真器MGH——它是业界首个可以在几秒之内完成数万BIT千兆赫信号的仿真器——信号完整性技术更臻完善。

相对于信号完整性，电源完整性是一种较新的技术，它被认为是高速高密度PCB设计目前最大的挑战之一。电源完整性是指在高速系统中，电源传输系统（PDS power deliver system）在不同频率上，阻抗特性不同，使PCB板上电源层与地层间的电压在电路板的各处不尽相同，从而造成供电不连续，产生电源噪声，使芯片不能正常工作；同时由于高频辐射，电源完整性问题还会带来EMC/EMI问题。如果不能很好地解决电源完整性问题，会严重影响系统的正常工作。
 

通常，电源完整性问题主要通过两个途径来解决：优化电路板的叠层设计及布局布线，以及增加退耦电容。退耦电容在系统频率小于300 ~ 400MHz时，可以起到抑止频率、滤波和阻抗控制的作用，在恰当的位置放置合适的退耦电容有助于减小系统电源完整性的问题。但是当系统频率更高时，退耦电容的作用很小。在这种情况下，只有通过优化电路板的层间距设计以及布局布线或者其他的降低电源、地噪声的方法（如适当匹配降低电源传输系统的反射问题）等来解决电源完整性问题，同时抑止EMC/EMI。
 

对于信号完整性和电源完整性之间的关系，陈兰兵认为：“信号完整性是时域的概念，比较好理解，而电源完整性却是频域的概念，难度比信号完整性大，但在某些方面和信号完整性又有相通之处。电源完整性对工程师的技能要求更高，对于高速设计而言，是一个新的挑战。它不但涉及到板级，同时涉及到芯片和封装级。建议从事高速电路板设计的工程师在解决了信号完整性的基础上再做电源完整性。”据介绍，Cadence的电源完整性工具PI已推向市场，并已成功运用到很多客户的设计中。



查看详情