原创 高速PCB设计 - 高速会带来什么问题

  那么，高速会带来什么问题呢？反射，串扰，地弹，电源噪声，轨道塌陷等等，用一句话来简单概括就是：从模拟信号的角度，来考虑数字信号问题。在高速领域，数字信号不是简单的0和1了，连线也不是简单的连通即好，要从分布参数的角度看到互联传输线，如下图所示：

图1 集总参数vs.分布参数

 随着信号传输速率越来越高，PCB走线已经表现出传输线的性质，在集总电路中视为短路线的连线上在同一时刻的不同位置的电流电压已经不同，所以不能用集总参数来表示，必须采用分布参数来处理。

 结合以上描述，可以归纳为：当走线的传播延时大于信号上升时间的20%左右时，PCB上的走线就不能看作是集总参数，而必须从分布参数的传输线理论角度去考虑布线问题，同时，信号出现高速问题，信号不再是简单的0和1的方波，会出现震荡，单调性等复杂的完整性问题。

这样，实际产品中出现的一些问题，就可以解释了：

公司早期开发的一个产品，进过功能测试和市场验证，一直工作良好，可是最近生产出来的一批却总是毛病不断，受到许多客户的投诉。设计没有任何变动，芯片也是同一型号的。

原来问题出在：如开始所描述的，芯片的工艺改进，信号的上升沿变快了，于是出现了反射、串扰等信号不完整的问题，导致设计处于临界状态，功能调试正常，但是到了客户现场长时间工作就出现不稳定。 

硬件工程师产品经验丰富，设计出来的单板功能一下子就调试通过了，但是却卡在EMC环节，不停的改板，不停的测试，最终浪费了大量的产品上市时间，失去了市场先机。

还是因为信号边沿的速率提升，频谱分量变得丰富，相应EMC问题也更加突出。

笔者在产品研发过程中的实际案例：某通信产品的主控板，采用了133M的SDRAM，设计的时候选用的是三星的颗粒，通过了功能测试之后上市，运行情况良好。半年后由于商务原因做替代选型，选择了Micron的颗粒，做了简单功能调试之后发现没有问题，于是继续发货……结果在市场上长时间运行之后，SDRAM出现误码，产品不稳定导致客户投诉，公司把产品召回修改，给运营商赔了大笔费用，同时影响了公司形象，无形资产损失更为巨大。

 这是一个典型的时序案例，原始的设计，系统工作在临界状态，时序裕量很小，在更换了颗粒之后，芯片的参数发生改变，导致时序裕量不足，但是简单的功能测试没有发现这个问题，有没有经过长时间运行验证，匆忙推向市场，导致无可挽回的损失。在高速PCB设计后续的介绍中，我们会详细讨论时序问题，让大家避免此类的时序错误。

……

当高速分析领域从“路”分析转到“场”分析的时候，更多的高速问题出现，时序裕量更加紧凑，损耗问题变得突出，大家能看到国外的设计，采用了反焊盘优化，过孔结构处理，实时等长设计，却不知其所以然，照搬照抄的设计模式，并不能适应高速串行总线的设计要求，这一部分，会在后面高速串行总线的部分和大家一起探讨。

  最近越来越热，也被大家越来越重视的电源完整性问题，是因为系统的电压越来越低，低于1V的Core电压，动辄50A，100A的大电流，带来的电源问题让设计师焦头烂额。PI和SI协同仿真成为了近期高速领域最热门的话题之一。

所有这些问题，让高速设计，SI、PI仿真，EMC设计等话题慢慢的被国内工程师所熟悉，也让大家越来越重视，开这个博客的目的，也是希望抛砖引玉，能和各路高速领域的专家多多交流学习。

高速PCB设计系列文章：

高速PCB设计之一 何为高速PCB设计

高速PCB设计 - 高速会带来什么问题

高速PCB设计 时序问题（一）共同时钟系统

高速PCB设计 时序问题（二）内同步时钟系统

高速PCB设计 时序问题（二）共同时钟系统时序案例

高速PCB设计 时序问题（三）源同步时钟系统 （上篇）

高速PCB设计 时序问题（三）源同步时钟系统 （下篇）

高速PCB设计 各种高速问题归类