标签: 高速PCB

序： 不破不立，原文出自 《史记 ·项羽本纪》 ： “项羽乃悉引兵渡河，皆沉船，破釜甑，烧庐舍，持三日粮，以示士卒必死，无一还心。”项羽的巨鹿之战时，经常会说这句话，“破釜沉舟，不破不立，破而后立，不生则死”。 在教员的《新民主主义论》也有这样的话： “不破不立，不塞不流，不止不行，它们之间的斗争是生死斗争。” 这本书教读者要如何进行新认知的拓展，打破传统的经验，建立属于自己的知识体系： 不破而不立，破则立之，悲而破立乎 ？ 前言 高速 PCB电路中，常见的设计问题可以分四类。 第一类是因信号传输路径阻抗的不连续造成的反射。 第二类是信号线之间的串扰。 第三类是地弹噪声。 第四类是电源分配网络问题。 硬件工程师，尤其是 PCB设计人员，不仅要熟悉掌握EDA软件，还需要掌握高速PCB中高速信号传输、信号完整性、电源完整性、EMC等知识。 可能 PCB设计技术更注意实践经验的原因，从实践出发，优先掌握高速PCB设计的经验规则，然后在电路设计中边实践边体会，甚至总结出自己的经验规则。这个过程反复迭代，直至达到一个无论是在实际技能上还是理论分析上的更高水平。 所谓经验规则就是在 PCB设计的长期实践中积累、总结并流传下来的经验，这些经验规则虽然很少能在理论研究的书籍或课本上找到，但由于具备很强的实用性而在行业内口口相传。掌握了这些经验规则就能很快地应用在PCB设计中，且能迅速地解决设计当中的问题，提高设计效率。 本书的内容围绕高速 PCB设计的经验规则展开，第1章和第2章首先介绍了什么是经验规则，它在设计中有什么作用，使用的条件场景等；在随后的4个章节中，就高速PCB设计的四大主题详细说明了主要的经验规则，并解释了其背后的理论依据和分析验证结果，还对规则在应用中的使用条件和场景做了说明；第6章以一个高速PCB设计的实际案例介绍了经验规则的具体运用。 实际上，一个优秀的 PCB设计工程师不仅要有丰富的实践经验和实际工作能力，还要有扎实的理论基础，必须了解高速信号传输的原理、电磁兼容性、信号完整性等基础知识，学习高速信号的特性、传输线理论、信号传输模型等内容。而学习掌握和熟练运用经验规则，有助于读者进行系统的高速PCB设计的理论学习和建立信号完整性的知识体系。 第一章 高速 PCB设计的经验规则 1.1生活中的经验规则 经验规则指的是人们在实践中积累的、具有指导性的经验总结，它是基于实际经验或者观察思考得出的有规律性的、在某些领域或特定范围内适用的一般结论，可以帮助人们在特定领域或情境之下做出决策。经验规则通常是经过了许多人使用和反复验证成立的，因此具有一定的可靠性和有效性。 1.2 PCB设计中经验规则 大家耳熟能详的几条经验规则： 走线间距大于 3W（3倍线宽）。 布线不要走直角或锐角。 每个芯片的电源引脚旁边放置一个 0.1uF的去耦电容。 作者从不同的角度来验证经验规则的合理性，探究经验规则的理论依据，才能对一条经验规则是否有效做出合理的判断。 1.3 经验规则的来源 1.3.1理论与实践的结合 1.3.2每条经验规则都有其原理 1.4 高速PCB设计中经验规则的实用性 1.4.1 精确的答案与快速的答案 1.4.2 成本受益 1.5 正确使用高速PCB设计的经验规则 1.5.1 使用经验规则的场景 1.5.2 使用经验规则的条件 1.5.3 了解经验规则的原理 1.5.4 对结果做出预测 培养事先猜测在验证的习惯，对我们培养对电路的直觉很有帮助。直觉是经验不自觉的发挥，也是经验规则熟练使用的表现。它能帮助我们更快速地做出判断和决策，也为我们在解决设计问题时提供灵感和创意。 在这个猜测 -验证-再猜测-再验证的过程中，我们在一次又一次的成功和失败中不断学习、更新。这也是一个实践与理论相互促进的循环过程，是学习和提高的重要过程。 第二章 高速 PCB设计经验规则使用心法 由于经验规则的有用但不精确的特点，它得出的结果或是判断，不能拿来就用，还需要运用我们已有的知识对结果做一些验证评估，看它是否与以往的知识或者经验相符，看它与事先预想的结论是否相符，看它与其他经验规则是否矛盾，等等。 2.1不要盲目使用经验规则 实践是检验真理的标准，理论是对现实世界局部的、有限的解释，而现实世界是复杂的、难以完整描述的。任何理论都需要补充、完善、提高，科学理论如此，法律法规如此，经验规则更是如此。 对经验规则不能盲目遵守，所谓的盲目就是： 不了解经验规则的使用条件和场景；不了解经验规则的根据和原理；对经验规则产生的结果没有预期或估计，对结果无法用其他知识或经验进行验证和评估。 2.1.1 过时的规则 2.1.2 不适用的规则 2.1.3 专业工具与仿真软件 2.2 非技术经验规则 2.2.1 从经验中学习 2.2.2 抽出时间思考 2.2.3 记下那些让你进步的东西 2.2.4 向他人学习 2.2.5 与时俱进、不能刻舟求剑 2.2.6 充分利用网上资源 2.2.7 将经验法则转换为设计规则和约束条件 第三章 PCB设计中经验规则 3.1 PCB板材特性和常用工艺参数 3.2 PCB设计中布局的经验规则 3.3 层叠设计 3.4 电源的布局 3.5 地的布局 3.6 单个信号网络 3.7 串扰 3.8 损耗与衰减 3.9 差分线对 3.10 电源分配网络 第四章 PCB设计中的经验公式 4.1 常见材料特性参数 4.2 信号估计 4.3 PCB寄生参数 4.4 信号完整性评估 第五章 特殊 PCB设计的经验规则 5.1 双层电路板 5.2 DC-DC 开关电源电路 5.3 USB 电路 5.4 ADC/DAC 电路 5.5 BGA 电路 5.6 单片机电路 第六章 高速 PCB设计经验规则应用案例 6.1 PCB设计学习资源 6.2 开源硬件项目介绍 6.3 PCB 叠层设计 6.4 布局设计 6.5 数据传输线阻抗设计 6.6 PCB 布线分析 6.7 地平面和电源平面

工作岗位：入门级PCB工程师（Level-1） 能力要求： 1、能制作简易的封装，如DIP10等到； 2、掌握至少一种PCB设计软件的基本操作，并能制订简易的布线线宽和间距等规则； 3、能对具有100个元件和200个网络或以下PCB进行较合理、有序的布局和布线； 4、能在他人或自定规则下手动或自动布线并修改，达到100%布通并DRC完全通过； 5、具备基本的机械结构和热设计知识； 6、掌握双面板走线的一些基本要求。 工作内容： 1、简单PCB的设计和修改（如结构简易的前面板、单片机小系统板等）； 2、复杂PCB中规定部分的走线； 3、与自己设计PCB相关的调试； 4、写相关的开发、调试日志。 工作职责：对PCB中自己设计部分负责。 工作岗位：初级PCB工程师（Level-2） 能力要求： 1、能根据手册和实物制作较复杂的封装，如带灯RJ-45座等，并保证外形、焊盘等尺寸完全正确（按实物测量至少保证可插入）； 2、较熟悉掌握至少一种PCB设计软件并能独立或在指导下制订较详细的布线规则； 3、能对具有400个元件和1000个网络或以下单、双面和多层PCB进行较合理和有序的布局和布线，能在布局布线过程中随时考虑到热设计、结构设计、电磁兼容性设计、美观等方面的要求，自己不能确定时及时向更高级PCB工程师请教或共同探讨； 4、能在他人或自定规则下熟练手动或自动布线并修改，达到100%布通并DRC完全通过，基本上不存在线宽瓶颈、内层孤岛等问题，布线过程中能看出少量原理设计上低级错误并提出，并能正确进行引脚和门交换，能正确修改网络表和原理图； 5、能正确导入、导出机械图纸并基本看懂结构尺寸要求； 6、能在他人所制定规则或指导下进行一些高速和模拟PCB设计并基本稳定； 7、丝印标志清晰明了，能独立完成出GERBER等设计输出工作并校对； 8、具备基本的可制造性方面知识并用于实践，所设计板子50%以上可用于生产。 工作内容： 1、较复杂PCB的设计和修改（如调度机中除CPU板外的板，十六画面分割器板等）； 2、复杂PCB中规定部分的走线； 3、与自己设计PCB相关的调试； 4、对所有更低级PCB工程师的工作指导； 5、写相关的开发、调试日志； 6、必要时（指自己一定时间内暂时无相应的设计任务，或某一PCB设计工作时间紧迫，必须抽调或加强设计人员时，下同）胜任任意低级PCB工程师的工作。 工作职责：对PCB中自己设计部分负责。 工作岗位：中级PCB工程师 （Level-3） （可根据个人具体能力现细分为A、B、C三档，A最高，B次之） 能力要求： 1、能完全看懂各种原版器件手册和布线手册，能独立制作极复杂的封装，如放置开关，并保证各种能力完全正确（按实物测量至少保证插入），能自行根据原理和结构要求寻找合适器件或替换品； 2、熟练掌握至少一种PCB设计软件的操作和技巧并能制订详细的布线规则； 3、能根据系统要求提出各功能板块划分和整合意见，能对任意多个元件和网络的PCB独立或分工进行合理和各功能板块布局和布线，能在布局布线过程中随时考虑热设计、结构设计、SI、PI、EMC、美观、可制造性等方面的要求并提出解决方案，能对入门级和初级PCB工程师提供一些布局和布线中的要求和规则参考等； 4、能正确进行板的叠层结构设计，并在满足性能要求下尽量减少层数、降低成本； 5、具有较多的阻抗、时延、过冲、串扰、环路、信号回路、平面完整性、内层分割槽隙、信号端接等方面的高速和模拟PCB设计知识，能独立或在SI工程师等指导下完成关键信号和区域的SI仿真和分析并提出改进意见； 6、能在规则驱动下熟练手动或自动布线并修改通过，整板具有一定的美感，布线过程中能看出原理设计中80%以上低级错误并提出，能熟练正确进行引脚和门交换； 7、能与原理和结构设计工程师极好沟通，能看懂较复杂的机械图纸，并能提出一些原理、器件选择和结构上与PCB设计有关的合理改进意见，帮助系统设计早日成功； 8、测试点和丝印标记清晰明了、无差错，极少犯PCB设计中的低级错误，一般不会因PCB设计错误导致改版，对90%以上的PCB加工厂家工程总是回馈能自行解决； 9、具备较多的可制造性方面知识并用天实践，所设计板子70%以上可用于直接量产。 工作内容： 1、极复杂PCB的设计和修改（如8路DVR底板、PC主板等）； 2、与自己设计PCB相关的调试和指定部分的SI仿真； 3、对所有更低级PCB工程师的工作指导和布线规则提供； 4、写相关的开发、调试日志； 5、制作和维护单位内部PCB标准封装库和标准布线模块； 6、必要时兼任任意更低级PCB工程师的工作。 工作职责： 1、对PCB中自己设计部分负责； 2、对单位内部PCB标准封装库和标准布线模块中自己设计部分负责； 3、对自己的SI仿真结果和解决方案负责。 工作岗位：高级PCB工程师（Level-4） 能力要求： 1、掌握各种常见PCB设计软件之间的文档转换，转出文档基本可用于修改； 2、熟悉高速和模拟PCB设计中的所有要求，所设计或指导他人设计板子80%以上不存在相关问题； 3、具备丰富的可制造性方面知识并用于实践和指导工作，所设计或指导他人设计板子90%以上可用于直接量产； 4、熟练高速规则控制下的高密度布局、布线，并且所布模块或板子在稳定可靠的同时能做到80%以上非常具有美感； 5、非常富有创新性，能经常提出各种对提高PCB设计工作效率、PCB设计质量、系统中PCB结构分配等有建设性的提议。 工作内容： 1、参与系统设计中与PCB相关部分的分析、规划和仿真； 2、组织和进行PCB设计培训； 3、对所有更低级PCB工程师的工作指导和布线规则提供； 4、定相关的开发、调试日志； 5、SI仿真模型搜索、建立和规档； 6、整板和系统SI、PI、EMC仿真，PCB可制造性能评价，有问题PCB原因分析并提出有效的解决方案； 7、必要时兼任任意更低级PCB工程师的工作。 工作职责： 1、对所有自己的工作负责； 2、对所有对他人的指导工作负责。

申明： 因各方面原因，如文档有写的不对之处，还请各位大爷指 点与包涵。 有些资料信息是网络得来的，如果有资料涉及知识产权方面问 题， 请与我联系。 欢迎转载，请注明出处，谢谢！   下边看看叠层信息：   正常关注点：叠层分配，每层厚度，整板厚度 高速关注点：叠层分配，材料，每层厚度，整板厚度，阻抗   叠层分配： 6层板，三层信号层，三层电源层 在后边信号分析中会分析下边这些有关叠层的问题： 6层叠层的分配为什么要这样分配top-gnd1-pwr-signal-gnd2-bottom，是从哪些方面来考虑？ 板子线比较少，可不可以用4层板来做，应该是注意哪些方面？   每层厚度： 板材参数+ 线宽—阻抗控制 整板厚度： 57.36（理想数据） 实际62mil（1.6mm）   板材信息： FR408（可在isola官网上查到FR408的参数）            板材选择方面信息，可搜关键字：如何选择高速板材（上，中，下）         1)低损耗、耐CAF/耐热性及机械韧（粘）性（可靠性好）       2)稳定的Dk/Df参数（随频率及环境变化系数小）         3)材料厚度及胶含量公差小（阻抗控制好）        4)低铜箔表面粗糙度（减小损耗）        5)尽量选择平整开窗小的玻纤布（减小skew和损耗）        6)用一般的制程即可加工（加工性好）        7)材料可及时获得性       8)环保要求 结论引用（http://www.edadoc.com/cn/jswz/show_540.html）   叠层的设置是要综合很多方面来考虑设置的，要具体情况具体分析。 一般叠层设置考虑以下几个因素：BGA出线，电源的种类，阻抗控制，信号层与平面层参考，关键信号与电源的特殊要求，信号对板材的要求，叠层对称性，生产工艺   下边地址是一个板厂的一些叠层与阻抗设计的模板： 百度云： 链接: http://pan.baidu.com/s/1ntDze1z 密码: ae56   叠层看完了，下边就是信号分析

申明： 因各方面原因，如文档有写的不对之处，还请各位大爷指 点与包涵。 有些资料信息是网络得来的，如果有资料涉及知识产权方面问 题， 请与我联系。 欢迎转载，请注明出处，谢谢！   在分析过孔前，还一个要补充说明上节走线时漏下的点，差分线内 等长绕线时，绕线的准则，如 8 所示 图 8   过孔 : 过孔对于 PCB 来说是一个连接相同信号不同层的桥梁 下边就用桥梁来类比过孔了 当一条路上，车都是小车，流量也不大时，可以用一座普通桥梁就 可以了（普通 VIA ） 当一条路上，车很多且川流不息，那就要保持整个通道的宽度不发 生变化了（高速 VIA ） 当一条路上，跑的车都是大车，那就要保持整个通道的最小宽度与 承载量了（电源 VIA ）   普通 VIA 与电源 VIA 没什么好说的，重点来分析高速信号下通道中 VIA 的参数影响，还有一些注意点。 这节很多知识都是参考网络上的信号完整性分析下的结果，不过有 些经验，不要量化分析，也是可以直接用在平常的 PCB 设计中的。   首先下看下 VIA 的结构，如图 9 所示              图 9 包含有：过孔焊盘，板通孔，隔离盘 高速过孔，我们要保证它在整个通道的与其它元素的阻抗一致性， 就是从 VIA 的结构元素中，一个一个的优化它们，从而达到要求。 就是上边所说的过孔焊盘，板通孔，隔离盘这三个元素。 具体的优化过程，可以找些资料来看，因为我也不懂，我是应用为 主。有些资料应该可以分享： Altera:  https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an529.pdf HFSS:  有一个 3D VIA 生成插件（网络可以下载到，关键字： hfss 3d via Wizard ）   现在来看来， TI 的 DEMO 上是怎么处理的。 1 ：参考层的隔离圈，是差分对过孔共用一个椭圆型的隔离圈 （ anti-pad ）   2 ：差分对过孔旁边，都一个粉色过孔。这一对粉色过孔（ GND 网络 （广义一点，就是信号参考层的网络属性）），是为信号换层，提 供一个最近的回流路径（这一点很重要，也在大部分的高速 PCB 中 会频繁使用）     3 ：在 PWR ， signal 层，如下图所示都有一个大椭圆隔离圈，就是把 差分对过孔和提供最近回流路径过孔与其实信号都做一定的隔离 （这图片一直上不了，可以在DEMO板上pwr,signal层做到具体形式）   4 ：在叠层那一节中，有提有俩个问题，关于叠层的安排问题，在 这里，来说说我的理解： A ：插件 J2 到 U1 的信号有点交错，所以走线就要有俩层，通过过孔 来调节线序，然后因为信号的原因，信号走线的每一层都必需要有 一个参考层来参考，所以要加俩个 GND 层，就 4 层了。然后再加 个 PWR 来走电源，其实这板子上的信号线都可以俩层走完，但为了 保持对称性与有钱任性，再加个 signal 层了。 B ：还有个问题，用 4 层可以不可以？   是可以的，但需要注意一些点   假设叠层如： top-gnd-signal-bottom 1 ：差分信号的参考层（也就是说，要在 bottom 层的差分对上边的 参考层 signal 层处铺上 GND 铜皮，最重要的是还要打 GND 过孔，保持 优秀的连接性） 2 ：板子电源比较简单，完全可以在 signal 层，走出符合板子电源 要求的通道（必需要加强电源的通道上的滤波性能） 3 ：其它不太重要的走线，也可以走在 signal 层上 总结：最重要的是前面俩点，不能含糊。第三点可以折中处理   C ：差分对为什么要走在 top 与 bottom 上，我可以不可以，走在内 层，叠层是这样的： top-gnd-signal-gnd-pwr-bottom ，差分信号 走在 top 与 signal 上？ 可是可以，这样的走线，会引发一个新的问题 via-stub （如图 9 所 示的过孔残桩），要解决这一问题，要加一个生产工序（背钻，把 过孔残桩给钻掉） 关于这方面的资料，搜索关键字： via stub, back drill Altera:  https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an529.pdf   5 ：过孔在通道等长处理时，也是一个不能忽略的元素， allegro 中 有加入 VIA 数据来计算通道长度的选项。 这个选项正确应用的前提是，你在软件中的叠层设置要符合板子的 实际情况，不然的就，就算计算出来，也是错的。   过孔就到这里了，下面是焊盘的一些分析

    那么，高速会带来什么问题呢？反射，串扰，地弹，电源噪声，轨道塌陷等等，用一句话来简单概括就是：从模拟信号的角度，来考虑数字信号问题。在高速领域，数字信号不是简单的0和1了，连线也不是简单的连通即好，要从分布参数的角度看到互联传输线，如下图所示： 图1 集总参数vs.分布参数  随着信号传输速率越来越高，PCB走线已经表现出传输线的性质，在集总电路中视为短路线的连线上在同一时刻的不同位置的电流电压已经不同，所以不能用集总参数来表示，必须采用分布参数来处理。    结合以上描述，可以归纳为：当走线的传播延时大于信号上升时间的20%左右时，PCB上的走线就不能看作是集总参数，而必须从分布参数的传输线理论角度去考虑布线问题，同时，信号出现高速问题，信号不再是简单的0和1的方波，会出现震荡，单调性等复杂的完整性问题。 这样，实际产品中出现的一些问题，就可以解释了：         公司早期开发的一个产品，进过功能测试和市场验证，一直工作良好，可是最近生产出来的一批却总是毛病不断，受到许多客户的投诉。设计没有任何变动，芯片也是同一型号的。 原来问题出在：如开始所描述的，芯片的工艺改进，信号的上升沿变快了，于是出现了反射、串扰等信号不完整的问题，导致设计处于临界状态，功能调试正常，但是到了客户现场长时间工作就出现不稳定。  硬件工程师产品经验丰富，设计出来的单板功能一下子就调试通过了，但是却卡在EMC环节，不停的改板，不停的测试，最终浪费了大量的产品上市时间，失去了市场先机。 还是因为信号边沿的速率提升，频谱分量变得丰富，相应EMC问题也更加突出。   笔者在产品研发过程中的实际案例：某通信产品的主控板，采用了133M的SDRAM，设计的时候选用的是三星的颗粒，通过了功能测试之后上市，运行情况良好。半年后由于商务原因做替代选型，选择了Micron的颗粒，做了简单功能调试之后发现没有问题，于是继续发货……结果在市场上长时间运行之后，SDRAM出现误码，产品不稳定导致客户投诉，公司把产品召回修改，给运营商赔了大笔费用，同时影响了公司形象，无形资产损失更为巨大。  这是一个典型的时序案例，原始的设计，系统工作在临界状态，时序裕量很小，在更换了颗粒之后，芯片的参数发生改变，导致时序裕量不足，但是简单的功能测试没有发现这个问题，有没有经过长时间运行验证，匆忙推向市场，导致无可挽回的损失。在高速PCB设计后续的介绍中，我们会详细讨论时序问题，让大家避免此类的时序错误。 …… 当高速分析领域从“路”分析转到“场”分析的时候，更多的高速问题出现，时序裕量更加紧凑，损耗问题变得突出，大家能看到国外的设计，采用了反焊盘优化，过孔结构处理，实时等长设计，却不知其所以然，照搬照抄的设计模式，并不能适应高速串行总线的设计要求，这一部分，会在后面高速串行总线的部分和大家一起探讨。   最近越来越热，也被大家越来越重视的电源完整性问题，是因为系统的电压越来越低，低于1V的Core电压，动辄50A，100A的大电流，带来的电源问题让设计师焦头烂额。PI和SI协同仿真成为了近期高速领域最热门的话题之一。 所有这些问题，让高速设计，SI、PI仿真，EMC设计等话题慢慢的被国内工程师所熟悉，也让大家越来越重视，开这个博客的目的，也是希望抛砖引玉，能和各路高速领域的专家多多交流学习。     高速PCB设计系列文章： 高速PCB设计之一 何为高速PCB设计 高速PCB设计 - 高速会带来什么问题 高速PCB设计 时序问题（一）共同时钟系统 高速PCB设计 时序问题（二）内同步时钟系统 高速PCB设计 时序问题（二）共同时钟系统时序案例 高速PCB设计 时序问题（三）源同步时钟系统 （上篇） 高速PCB设计 时序问题（三）源同步时钟系统 （下篇） 高速PCB设计 各种高速问题归类