原创 FPGA的外部存储器接口DDR2(4)_DDR2引脚与FPGA引脚锁定

 　　关于DDR2的引脚锁定，除了前面几篇文章提到的通用规则，这次我想用一个实例来说明DQ、DQS等信号线的引脚锁定。

1、双向数据信号DQ，请看下图，

 　　上图中用箭头标明的共计16个信号，就是已经锁定的16位DQ信号，其它信号并没有出现在这个图中。这16个DQ信号占用的FPGA引脚全是同种类型的，并且同在一个BANK中（图中粉色区域）

 2、数据选通信号DQS，请看下图，

3、16位地址线A0－A15，如下图，

4、BANK选择信号BA0、BA1、BA2，如下图，

其它信号就不做特别说明了。

更多文章请访问：

我的博客1:http://bbs.ednchina.com/BLOG_liangziusb_440752.HTM

我的博客2:   http://www.eefocus.com/liangziusb/blog/

EDN小组http://group.ednchina.com/GROUP_GRO_14600_3466.HTM

LZ3684 USB2.0开发板(CY7C68013A)， 请访问我的淘宝http://shop64171919.taobao.com

LZ3014 USB3.0开发板(CYUSB3014)，请访问我的淘宝http://shop64171919.taobao.com

实体店铺：北京新中发电子市场2557号

良子.2012年

欢迎交流：liangziusb@163.com

QQ：2687652834    392425239