原创 Verilog HDL语法学习

这两天一直在看Quartus ii，看到语言这一块实在走不动了。这本书用的是VHDL语言的，看了几个例程实在是走不动了。还是先看看语言吧，在网上翻了翻资料，都说Verilog好入门，所以先看它了。

几个词的理解。

行为：就是描述了模块的逻辑功能，不注重模块的具体的内部结构。
结构：关心模块的门级结构
综合：综合就是将 行为 转化为具体的结构，我的理解是将某项逻辑功能用具体的电路实现。
前仿真：就是对行为的仿真
门及仿真：门电路的仿真
布线后仿真：门级结构模块与具体的工艺技术对应起来，在加上布局布线引入的延迟模型进行仿真。这种仿真与实际电路的情况很接近。