原创 Magafunction的用法

2007-7-10 21:21 7070 9 6 分类: FPGA/CPLD

As design complexities increase, use of vendor-specific intellectual property (IP) blocks has become a common design methodology. Altera provides parameterizable megafunctions that are optimized for Altera device architectures. Using megafunctions instead of coding your own logic saves valuable design time. The Altera-provided functions offer more efficient logic synthesis and device implementation. You can scale the size of the megafunction by setting various parameters.


    上面一段文字摘自Altera文档。 riple


 


    “Altera的Megafunction是重要的设计输入资源。由于Megafunction是基于Altera底层硬件结构最合理的成熟应用模块的表现,所以在代码中尽量使用Megafunction这类IP资源,不但能将设计者从繁琐的代码编写中解脱出来,更重要的是在大多数情况下Megafunction的综合和实现结果比用户编写的代码更优。 riple


    Megafunction包括Altera的参数化模块库(LPM,library of parameterized modules),器件专有的Megafunction模块,用Altera MegaCore IP生成工具调用的IP Core,以及Altera Megafunction计划协作者(AMPP, Altera Megafunction Parterners Program)提供的第三方IP Core。 riple


    特别是针对一些与Altera器件底层结构相关的特性,必须通过Megafunction实现,例如一些存储器模块(DPRAM、SPRAM、FIFO、CAM等),DSP模块,LVDS驱动器,PLL,高速串行收发器(SERDERS),DDR输入/输出(DDIO)等。另外一些诸如乘法器、计数器、加法器、滤波器等电路虽然也可以直接用代码描述,然后用通用逻辑资源实现,但是这种描述方法不但费时费力,在速度和面积上与Megafunction的实现结果仍然有较大的差距。” riple


    上面一段文字是从《Altera FPGA/CPLD设计(高级篇)》里摘抄的。这段文字比较全面地概括了采用Altera Megafunction进行设计的优势和Megafunction包含的IP类型。 riple


 


    一个好的IP Core要具备可靠、可重用、可配置、可测试的特性,详细准确的说明文档也是其重要组成部分。与这些优良特性相对应的往往就是高昂的授权费用——好货不便宜。说到这里,大家可能就知道我下面要说什么了:Altera的Megafunction是好货白送你。用好Altera的Megafunction只需要使用者认真阅读文档并执行必要的配置工作——花些时间、用点心思,就可以用上高质量的IP Core,何乐而不为呢?虽然只有Altera的LPM、部分器件专有的Megafunction模块是免费的,但是采用这些免费的模块也足够满足大多数设计的需要。毕竟,LPM库只有25个模块就号称可以完成所有的设计。 riple


    7.1版的Quartus II软件中包含了60个Altera提供的可配置宏单元,26个LPM模块(包括由基本类型引申得来的常用形式)。分为Arithmetic、Gates、I\O、JTAG-accessible Extensions、Memory Compiler、Storage、Other Megafunctions七大类。 riple


 


    Magafunction的用法 riple


    一、通过MegaWizard Plug-in Manager设计向导得到用户订制Megafunction riple


    调用Megafunction最简单直观的方法是使用MegaWizard Plug-in Manager设计向导。从Windows开始菜单中的Altera快捷方式目录下或Quartus II菜单的Tools下都可以打开这一向导的GUI界面。 riple


    GUI界面的第一页有三个选项: riple


    1. 创建一个新的用户订制Megafunction riple


    2. 编辑一个已有的用户订制Megafunction riple


    3. 复制一个已有的用户订制Megafunction riple


点击看大图


    


    选择第一项后,GUI界面的第二页是Megafunction基本配置信息输入,可以指定Megafunction的类型和输出文件路径和类型、名称。接下来就可以配置指定Megafunction的各项参数了。 riple


点击看大图


 


    配置完毕后,MegaWizard Plug-in Manager生成四类文件: riple


    1. filename.v:例化和配置源Megafunction的文件,有些甚至是相应功能的HDL描述。设计者可以在代码中例化该文件。该文件的注释部分是MegaWizard Plug-in Manager可识别的配置信息,MegaWizard Plug-in Manager由这些配置信息区分普通设计文件和用户订制Megafunction文件。 riple


    2. filename_bb.v:用户订制Megafunction的黑盒(black-box)描述。主要用于不支持该Megafunction的第三方EDA工具例化和调用,避免出现找不到源文件的情况(当然,也就不能实现其功能)。 riple


    3. filename.bsf:用户订制Megafunction的图形文件,与filename.v关联,在图形设计文件中可以例化该文件并通过双击启动MegaWizard Plug-in Manager。


    4. 包含仿真波形的html文件:根据用户的配置信息得到的仿真波形,可供设计者初步评估该订制Megafunction的参数配置是否符合需要。 riple


 


    二、在HDL代码中直接例化和配置 riple


    Altera的大部分Megafunction的源文件是用AHDL(Altera HDL)写成的,文件的扩展名是.tdf。在Verilog或VHDL代码中可以直接例化AHDL编写的模块和配置参数。 riple


    例化代码分为两部分:端口映射和参数映射。以下面一个lpm_counter为例(Verilog例化代码,在VHDL中分别对应PORT MAP和GENERIC MAP): riple


 


    端口映射部分:  riple


    lpm_counter lpm_counter_component (
        .clock (clock),
        .q (q),
        .aclr (1'b0),
        .aload (1'b0),
        .aset (1'b0),
        .cin (1'b1),
        .clk_en (1'b1),
        .cnt_en (1'b1),
        .cout (),
        .data ({8{1'b0}}),
        .eq (),
        .sclr (1'b0),
        .sload (1'b0),
        .sset (1'b0),
        .updown (1'b1));


    参数映射部分: riple 
    defparam
        lpm_counter_component.lpm_direction = "UP",
        lpm_counter_component.lpm_port_updown = "PORT_UNUSED",
        lpm_counter_component.lpm_type = "LPM_COUNTER",
        lpm_counter_component.lpm_width = 8;


 


    在HDL代码中直接例化Megafunction的好处有以下两点: riple


    1. 可以在代码中直接修改配置参数和端口使用情况。不需要每次修改参数都启动MegaWizard Plug-in Manager。 riple


    2. 由于在代码中直接例化源Megafunction模块,不需要在包含文件列表中包括MegaWizard Plug-in Manager生成的文件。工程文件列表简明清晰。 riple


    从上面的代码可以看出,Megafunction的端口和参数都是很复杂的,很难全凭记忆完整的列出;对于一些比较特殊的参数内容(比如string类型的参数),如果不熟悉的话,很容易写错甚至不知道该写哪些内容。 riple


    解决这一问题的方法是,先采用MegaWizard Plug-in Manager生成用户订制Megafunction文件,然后参考该文件例化和配置Megafunction的方法,在自己的设计文件中直接例化Megafunction。 riple


 


    背景资料: riple


    Altera Megafunctions, 部分Megafunction的文档 riple


    MegaWizard Plug-Ins riple

PARTNER CONTENT

文章评论3条评论)

登录后参与讨论

ash_riple_768180695 2007-12-29 16:41

很抱歉,我不是A的FAE。我只能告诉你,既然找到了,就试一试。观其言(看代码),察其行(作仿真)。

 

 

ash_riple_768180695 2007-7-26 16:18

是啊,只要例化对了就可以。在RTL视图里找找看。

用户1320378 2007-7-26 15:29

你好,请问怎样在程序中使用mega生成的dram模块,只要例化就可以了吗?我初学不太懂。

谢谢了:)

相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
EE直播间
更多
我要评论
3
9
关闭 站长推荐上一条 /3 下一条