原创 Virtual JTAG的Xilinx等价工具——BSCAN

2008-1-29 17:40 6751 7 13 分类: FPGA/CPLD

    偶然在Xilinx的网站上发现了等价的工具BSCAN:Using the JTAG Interface as a General-Purpose Communication Port riple


http://toolbox.xilinx.com/docsan/xilinx8/help/iseguide/html/ise_debugging_strategies.htm riple


http://toolbox.xilinx.com/docsan/data/alliance/lib/lib3_11.htm riple


http://www.xilinx.com/support/answers/10703.htm riple


http://www.xilinx.com/support/answers/941.htm riple


http://www.xilinx.com/publications/xcellonline/xcell_65/xc_pdf/p32-37_65_xprt.pdf


 


    Actel的相关工具:Actel Application Note:How to Use UJTAG riple


    Lattice的相关工具:ORCAstra? System Bus Control Panel riple

文章评论9条评论)

登录后参与讨论

用户1739054 2014-8-5 10:06

riple兄,xilinx的bscan有像altera的vjtag的ip吗?怎么使用 怎么做逻辑

用户143696 2010-4-13 12:42

我一直在想,能不能写一个通用的内嵌于FPGA内的JTAG模块,这样altera,xilinx的都可以用。因为altera提供了一个virtual JTAG,而xilinx没有,干脆自己写一个通用的JTAG模块,然后各自用各自的驱动调用。比如xilinx的用xilinx的驱动调动。这样对于没有cpu接口的FPGA,就很方便调试。

用户143696 2010-4-12 00:27

感觉xilinx的TAP没有对外开放,就不好控制了.

用户143696 2010-4-11 22:35

riple兄: 最近调一个SBI接口,接口时序比较复杂,并且需要100K左右时钟长的时序波形,才好仿真所编写的接口模块.想了一个方案,用chipscop一点点的抓获波形,然后拼接成连续的100K的时序波形,这个方法比较麻烦,正在尝试中. 另一个方法,就是像altera一样的VJTAG,尝试下xilinx的VJTAG.

用户396103 2009-4-28 14:38

好好学习,天天向上

用户17326 2008-3-8 11:24

非常好的文章

用户111215 2008-1-31 17:17

也祝你新年快乐~~

从你这里学到了不少

ash_riple_768180695 2008-1-30 07:32

祝大家春节愉快!

用户1186589 2008-1-29 22:28

riple:

  你好,看到你这个博客文章真是雪中送炭。我用的都是Xilinx器件。很希望能找到Virtual JTAG的Xilinx版本。谢谢你提供这么好的信息。祝你春节愉快。

相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
9
7
关闭 站长推荐上一条 /2 下一条