原创 海外捉虫记—测试环境必须稳定

2008-10-30 13:06 3336 5 6 分类: FPGA/CPLD

要想得到稳定的、可重现的测试结果,测试环境一定要稳定。这样才能事半功倍。今天看Kevin做测试,十分钟搞定我一个上午的工作。


测试仪器和被测设备的物理关系一定要尽可能的稳定。如果可能的话,最好不要移动,最好不要改动连接方式,最好不要关机(“烤机”也是功能测试的副产品)。


测试脚本必须整理归纳好。对于基本功能测试一定要有一个单一的测试脚本,简单准确,输入输出定义清晰,一眼就可以判断测试结果是否正确。对于复杂功能测试,最好按照步骤划分为多个脚本,使用时连缀起来,可以任意组合得到多种测试向量。


自动化的测试脚本可以在分步骤测试脚本的基础上实现,结果自动检查的功能很重要。Kevin给了我一个他写的脚本,回去好好学习一下。


 

文章评论1条评论)

登录后参与讨论

用户131284 2008-11-7 19:35

看不太懂,测试也是一门很高深的学问呢...
相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
1
5
关闭 站长推荐上一条 /2 下一条