最近在思考一些问题，有了一些想法，准备深入挖掘一下。唯恐遗漏，先记在这里。
1. 时序收敛的手段和原理（完成），《深亚微米FPGA结构与CAD设计》读后感（延后）。
2. 以前设计的跨时钟域接口电路毛刺滤除逻辑的优缺点分析。
3. Tcl语言在Quartus II编译中的使用。
4. Modelsim下交互式控制BFM的尝试。
5. TimeQuest中对I/O延时的约束。
6. SDC约束的输入和校验流程。
- 上一篇： Windows下如何提供NFS服务
- 下一篇： 用之有道—如何用尽FPGA芯片的所有资源
文章评论（4条评论）
登录后参与讨论
关闭
站长推荐
/2 
/2
-
返回顶部
-
用户1275742 2008-12-7 11:14
用户1532875 2008-12-6 12:17
用户179274 2008-12-5 12:31
zwj-gg_818035047 2008-12-5 10:01