 

ash_riple_768180695

文章：258 阅读：1463987 评论：767 赞：2313

 好友  私信个人主页

文章 258
原创 0
阅读 1463987
评论 767
赞 2313

原创维护遗留代码（7）——必不可少的引脚时序约束（内空）

 2010-3-9 18:03  4342 12 13 分类: FPGA/CPLD

待续

写原创有奖励！2025面包板原创奖励正在进行中

PARTNER CONTENT

换一换> 更多>

案例分享 | 高效节能，性能卓越！汉高三防漆为电动汽车充电系统披上"隐形铠甲"

汉高 2025-03-21

文章评论（1条评论）

登录后参与讨论

用户1556010 2010-7-5 21:08

我刚拜读过，挺好的

查看更多评论

相关推荐阅读

ash_riple_768180695 2015-12-18 11:06: 学习示例程序：FPGA快速系统原型设计--敏捷实践; 学习与开发板配套的示例程序，是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程，可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是：示...

ash_riple_768180695 2015-11-03 16:46: 开发板选取：FPGA快速系统原型设计--敏捷实践; 既然是“实践”，就不能只谈编码和仿真，必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡，需要运行在一块具备PCIe接口和10/100/10...

ash_riple_768180695 2015-10-22 12:41: 开篇：FPGA快速系统原型设计--敏捷实践; 虽然借用了 “系统原型开发”的标题，本系列文章将围绕FPGA IP级别的开发这个主题展开，如果可能的话，将扩展至FPGA System级别的开发。先上一篇PPT:RSPwFP...

ash_riple_768180695 2013-08-26 10:21: 学习SystemVerilog（二）——学习它的理由; 学习SystemVerilog的理由也很多，我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中，总...

ash_riple_768180695 2013-08-26 10:19: 学习SystemVerilog（一）——不学习它的理由; 想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习，怎奈内容众多，找不出入手点和重点，只能望而却步。虽然手头有三本SystemVerilog...

ash_riple_768180695 2011-06-26 23:20: Hardware-Assisted IEEE1588 Implementation Analysis; 06/18/11 11:00:05 PM 最近一段时间在研究IEEE1588-2008精确时间同步协议（PTP）。该协议可以在软件中实现，如果需要提高时间同步...

我要评论

 1

关闭站长推荐

上一条

/4

下一条