原创 LVDS布局&布线应该考虑的因素

LVDS布局&布线应该考虑的因素：<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

 1．差分走线；   2. 阻抗匹配； 3. 串扰(crosstalk)：4. 电磁干扰（EMI）；

一、差分信号布线
　一般来说，按照阻抗设计规则进行差分信号布线，就可以确保LVDS信号质量。在实际布线当中，LVDS差分信号布线应遵循以下几点：
　　1. 差分对应该尽可能地短、走直线、减少布线中的过孔数，差分对内的信号线间距必须保持一致；避免差分对布线太长，出现太多的拐弯。

　　2. 差分对与差分对之间应该保证10倍以上的差分对间距，减少线间串扰。必要时，在差分对之间放置隔离用的接地过孔。

　　3. LVDS差分信号信号不可以跨平面分割。尽管两根差分信号互为回流路径，跨分割不会割断信号的回流，但是跨分割部分的传输线会因为缺少参考平面而导致阻抗的不连续。

　　4. 尽量避免使用层间差分信号。在PCB板的实际加工过程中，由于层叠之间的层压对准精度大大低于同层蚀刻精度，以及层压过程中的介质流失，层间差分信号不能保证差分线之间间距等于介质厚度，因此会造成层间差分对的差分阻抗变化。因此建议尽量使用同层内的差分。

　　5. 在阻抗设计时，尽量设计成紧耦合方式（即差分对线间距小于或等于线宽），差分对与差分对之间。

==============================================================

二、 阻抗匹配：

阻抗不匹配将导致共模噪声的增加并且产生电磁干扰（EMI），所以应该选择一匹配电阻＆差分线的阻抗相一致。（100Ohm）.

1.        在原理发送端的地方放一匹配电阻（100Ohm）;

2.        应用0603或者0805尺寸的芯片电阻；

3.        终端阻抗＆终端的距离应小于<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />7mm，尽可能那的靠近接收端；

==============================================================

三、差分信号＆单端信号的串扰：

1.        为了避免单端信号＆LVDS信号产生串扰，应尽量使二者分层。如果单端信号＆差分信号走的太近，将会产生共模噪声，从而造成接收端的假出发，降低信号的质量，减少信号的噪声冗余量。

2.        如果两者在同一层，应使两者至少相距12mm.VCC＆GND也应该分开。

==============================================================

四、电磁干扰（EMI）：

走线的电磁辐射可以产生横向电磁波，这种波如果逃脱屏蔽就会导致电磁兼容（EMC）的失败。单端传输（比如：CMOS，TTL）所有暴露的线都能产生辐射，横向波伴随在这些走线的周围，一旦逃脱系统就会产生电磁干扰的问题。

LVDS走线彼此能相互消弱电磁波，成对出现，只有在边缘区域才能产生逃逸的现象，因此LVDS走线作为传输系统对单端传输（COMS，TTL）电磁干扰较少。

==============================================================

==============================================================

最近布了一块机顶盒的前端板。高频头的中频输出就是差分信号。对几个问题换没弄清楚：差分线的间距（阻抗相关）、差分线与覆铜的间隔。